笔者从今日头条看到此文章，不知是否原始地址。地址如下：
刚刚，据观察者网报道，路透社4月17日援引消息人士说法称，本周美国禁止国内企业向中国电信设备制造商中兴通讯出售元器件后，中兴的移动设备可能无法再使用谷歌的安卓（Android）操作系统。
该消息人士称，中兴和谷歌母公司Alphabet旗下的部门一直在讨论美国政府禁令的影响，不过直至当地时间周二早晨（17日），两公司仍未就中兴使用安卓系统作出决定。
中兴通讯董秘办人士今天回应澎湃新闻称，公司目前尚在核实事件的真伪，目前处于信息不对称的状态，需要对整体事件评估后才能清楚对公司的具体影响，再去讨论是否有新的系统取代安卓软件。
另据美国科技媒体CNET分析，路透的报道中并未说明谷歌方面会对中兴使用哪些安卓应用进行限制或禁止，但由于安卓是开源系统，所以此道禁令若为真也很难实行。
中兴之后，华为也遭到美国“毒手”了？！
美国封杀完中兴通讯之后，貌似对华为也下手了。
华尔街日报报道，当地时间周二（北京时间4月18日）美国监管机构采取一项措施，禁止移动运营商使用联邦补贴购买中国企业生产的任何通讯设备。这项举措在美国联邦通讯委员会（FCC）获得全票通过。FCC高级官员证实，该提案中已经明确涉及中兴和华为两家公司。
补贴一年总额约为90亿美元，主要为农村地区、学校、图书馆和低收入群体提供支持。这项计划将对规模较小的农村电信公司和互联网提供商构成冲击。
这意味着，继大型运营商避开中国企业之后，中小规模和偏远地区运营商也被限制使用中国电信设备和业务。
“多年来，美国政府官员对通信供应链中的某些外国通信设备提供商所构成的国家安全威胁表示担忧，”FCC主席Ajit Pai说。“在我们的路由器、交换机和其他网络设备网络中隐藏的‘后门’可能允许敌对的外国势力注入病毒和其他恶意软件，窃取美国人的私人数据，监视美国企业等等。”
实际上，美国政府早已经开始要求其执法部门去搜集“华为”可能涉及“间谍行为”和向美国制裁的国家出售美国技术的“罪证”了。
而在今年1月和3月，美国的AT&T和百思买这两家手机零售商也先后出于“安全因素”中止了“华为”的智能手机在他们渠道上的销售。
美国此举无疑是将“制裁”的大火从中兴烧到了所有中国通讯企业身上。受此影响，今日（4月18日）A股通讯概念股集体大跌。
昨天，为什么是中兴？
有分析认为，它几乎符合美国精准打击中国高科技的全部条件：中兴是全球排名前五的电信设备制造商，是“中国智造2025”的标杆企业，比此前美国开出的一长列准备加税的产业名单更具精准杀伤力。
今天，为什么是华为？
在通信行业人士看来，今天美国联邦通讯委员会的法案针对华为的意味较为明显。
“能挤进美国市场的中国电信设备企业，也就是中兴和华为了，中兴在美国的市场份额比较小，目前看也基本放弃了美国市场。所以看起来这条禁令主要打击的是华为，华为才是美国的眼中钉。”北京某通信行业人士表示。
针对华为的限制此前就已经存在。
1月30日，继美国电信运营商AT&T终止与华为合作销售Mate10 Pro的协议之后，美国最大运营商Verizon已经终止了所有华为手机的销售。据称，Verizon之所以这么做，正是因为美国政府的压力。
有业内人士表示，华为一直在努力开拓美国市场，如果按照最新的禁令，华为在美国市场就彻底没戏了。
华为去年净利润475亿人民币
不过，也有业内人士表示，华为的海外市场主要集中在亚非拉等区域，美国市场份额很小，原本业务就少，所以对暂时的业务影响并没有那么显著。
根据3月底华为发布的年报显示，2017年华为实现全球销售收入6036亿元人民币，同比增长15.7%，净利润475亿元人民币，同比增长28.1%。
特朗普舞剑，意在5G？
就在美国商务部对中兴的禁令发出前不久，美国无线通信和互联网协会（CTIA）发布了一份名为《Race to 5G》的报告，报告中称，中国在5G的布局上咄咄逼人，如果美国不尽快发布更多的“中间频段”，中国将赢得5G的竞争。
而在5G领域，华为成为了令特朗普“恐惧”的对象。华为在去年击败了爱立信，成为全球最大的通讯设备制造商。美国政府称华为对美国国家安全构成威胁，称其可能主导下一代5G技术。
在以通讯业为代表的中国科技业崛起的背景下，在美国政府看来，中国是未来唯一可能在科技领域带来威胁的最大竞争对手。
因此，分析人士称，虽然华为在美国无线网络硬件设备市场的份额还不到1%，但美国想阻止华为获得更多的份额，尤其是5G服务即将商用这一关键时期。
美国用芯片“搞事”，我们靠茅台反击？
美国市值前5名的公司都是高科技公司（苹果、谷歌、微软、谷歌、亚马逊），我们市值高企的是贵州茅台。这其中当然是有很多复杂的原因，但是否侧面反映了些什么？
中国在某些高端的领域，技术实力还是不错的，但在部分通用的科技领域，我们常常是分享着现成红利：如集成电路，中国拥有自主核心技术的产品不到30%；如刻蚀机。基本就是荷兰ASML的天下；如中国在电脑和通用芯片领域，每年的进口额接近2000亿美元。
多年来，我们消耗了大量物力财力人力在基建、在房地产，即使高新技术发展有所突破，但重视程度还远远不够。
资本市场的对技术型企业的输血也是不足。尤记得中小板创业板设立的初衷，就是想做成中国版的“纳斯达克”，但现在的中小创乱象不少，似乎什么性质的公司都可以上了……
一大波芯片工程师愤怒了……
过去几年间，中国许多科技公司在互联网模式方面取得了创新突破，但是在尖端科技方面却没有大的作为。关键核心被他人掌握着，再好的模式创新有能带来多少竞争力呢？
中兴遭封杀事件，引起芯片工程师的纷纷吐槽。
有工程师说：
“10年来我做工程师赚的钱，只有房产升值的零头，我有10年的技术经验，但中国并不需要什么经验丰富的工程师，中国只有工厂，需要工人，10年前我毕业时如此，现在依然，甚至还倒退了。”
还有工程师说：
“我大学对盖茨很崇拜，因为他的技术，当时以为学好技术在中国或许能有发展，但我错了，踏出大学之后我才知道，中国不像美国，中国没有硅谷，在国内更重视金钱而忽略技术。”
有业内人士评论称：
“现在的中国天天折腾模式创新，一个共享单车烧进去几百亿，巨头们天天围绕外卖送餐拼团等领域拉帮结派斗得你死我活，却罕有机构大手笔投资尖端科技。长期忽视基础研究，忽视技术创新的恶果，终于在中兴通讯事件上得到了痛苦的验证。”
连《环球时报》也评论：
“如果说以往的采购方便让中国发展本国芯片三心二意的话，那么从现在起，我们可以靠美国芯片活得很好的幻想应该破灭了。”
这事不能再拖了
一个小小的芯片，就扼制着中国百万亿级别的电子产业。
谁能救得了中兴？
中兴通讯遭受禁购7年这记闷棍，往严重里说，很多关键器材都没有了原材料，无法组织生产，无法对下游客户供货，弄不好分分钟就“眼看它楼塌了”的节奏。
替代品？基站芯片，国产没供应；手机消费级芯片，国内的海思只能生产低端产品；光通讯领域国内的厦门优迅能量产，但同为低端产品。
谁能救中兴？只有一个准则，“自助者天助之”！不管是对中兴通讯，还是对于华为、小米来说，莫不如此。
世界供应链在国际风云面前是脆弱的，美国人已经开始认真考虑如何遏制中国崛起，对华高科技出口限制是它的一直在使用的王牌，今后很可能会扩大这张王牌的使用范围。
特朗普政府在帮助我们下这个决心。不要再寄希望于花钱买技术、市场换技术，唯有自强，才能不被别人捏着咽喉。
也许过多少年之后，我们会感谢美国今天做出的限制决定，庆幸它促使中国早一点恢复了清醒。
21财闻汇综合自：中国基金报（chinafundnews，作者：赵婷 泰勒）、阿尔法工场（作者：人大相食）、新浪财经（sinacaijing）、金融投资报、中国经济网（ourcecn）、环球日报、每日经济新闻（nbdnews）等
华为数字芯片工程师实习生面试全过程
3月底去参加了深圳华为实习生的面试，先用几句话形容整个面试经历吧：准备很充分、过程很顺利、等待很漫长、结果很意外。 是的，最终我没有通过面试，但是还是有一些收获和感想吧，在这里分享一下。
芯片设计有时就如同我们的生活一样，有时很小的东西会慢慢积累而变成一件很了不起的东西。设计一个巧妙的微电路，然后将它刻在一片硅上，你的一个小小的杰作就可能会引发一场科技革命。
这一切曾经发生在英特...
作者：郑培柱
链接：http://www.zhihu.com/question//answer/
来源：知乎
著作权归作者所有，转载请联系作者获得授权。
首先，这确是本人的经历，其次在其它的网站上发过，现在发到eepw上和大家一起分享下、以后校招的面试和笔试只要是能回忆的都会贴在这里。
2014.华为实习招聘数字芯片
首先就是自己的一个...
在论坛看了好多人的面试经历，收获很大，也是该我回报社会的时候了
楼主是2018级毕业，今年参加华为芯片类秋招。
整个过程分几步：网申---测评（性格测试）---技术面---综合面---等待...
半导体行业观察
大家都是电子行业的人，对芯片，对各种封装都了解不少，但是你知道一个芯片是怎样设计出来的么？你又知道设计出来的芯片是怎么生产出来的么？看完这篇文章你就有大概的...
情景1：玩游戏久了，内存使用率噌噌地往上涨，太卡了。于上按下WINDOWS左下角开始菜单，点“重新启动”按钮，过一会重新进入OS，不卡了。
情景2：使用电脑时，经常遇到机器无法正常工作。不得已，只得按...
曾经与无锡美新CEO赵阳先生谈起为什么美新要在美国设立研发团队，赵阳认为单论集成电路设计水平，大陆工程师要比美国工程相差很远，虽然美国IC设计工程师的工资可能是大陆的十倍，但产生的效益可能远大于10...
在旧金山市组织一个由非美国人组成的聚会，话题总免不了落到“移民”和“签证”上来。对于我们中的很多人来说，来到美国，本身就是一种壮举了。我们所有人，都能因为美国糟糕的签证系统...
没有更多推荐了，社会保险公积金节日福利双休8小时工作制带薪年假公费培训公费旅游提供住宿餐补/工作餐
工作地点：
职位月薪：
5K-15K(可面议)
招聘人数：
最低学历：
年龄要求：
工作经验：
招聘方式：
刷新日期：
岗位职责：
集成电路后端-版图布局工程师（无经验可，公司有专业培训）1．与电路设计工程师合作，进行集成电路模拟、数字IC版图设计。2．进行LVS/DRC/Antenna/ERC/LPE等各项物理验、参数提取3．向工程负责人正确汇报工作情况。4．完成工程部交代的其它工作。
岗位要求：
1、 电子、微电子相关专业，具备电子电路、半导体相关基本知识（其他专业勿投）。2、 了解IC设计开发流程 ; 熟悉unix/linux的基本操作及IC后端相关EDA软件（virtuoso、dracula、calibre等）。3、 有一定半导体工艺知识，理解各种器件和布局布线的物理原理，能够分析并解决寄生、匹配、功耗、电压降以及串扰等问题。4、英语：四级以上，能看懂英文技术资料，书面&口语良好。职业品质1、 工作认真细致、态度积极、责任心强 2、 良好的沟通及解决问题能力、团队合作能力晋升机制：
助理工程师
资深工程师
联系人：苏小姐
所在部门：
联系电话：
周边查询：
线路查询 起点
公司其他职位
[泰安市泰山区
|招聘6~10人
[泰安市泰山区
|招聘3~5人
|年龄20-26岁
您可能感兴趣的职位
|上海市松江区
|上海市松江区
|上海市浦东新区
|上海市嘉定区
|上海市松江区
|上海市浦东新区
|上海市浦东新区
|上海市嘉定区
行业：电子技术/半导体/集成电路
性质：私营企业
规模：少于50人
详细地址：山东省泰安市泰山区长城路北段
& & 公司地处雄伟壮丽的泰山脚下，环境风景秀丽，交通便捷，主营集成电路版图设计服务。芯片即集成电路产业，是国家重点扶持产业，是国民经济和社会发展的战略性、基础性、先导性产业，发展前景良好，公司服务客户包含美国、日本、新加坡、中国台湾及大陆等知名公司。为发展壮大公司市场，公司正招贤纳士，永芯欢迎各位有志之士的加入！
最近登录时间： 09:00
最近登录IP：140.255.46.*[山东省济南市]
本单位基本资料已通过
以上资料仅供参考，请求职者
猜你感兴趣假芯片风波一：工程师差点背黑锅，decap后真相了!
假芯片在外形尺寸、丝印方面几乎一模一样——如果仔细对比后，会发现正面左下角的那个小圆点一个是光刻的一个是丝印的……
近有朋友向EDN爆料了这么一件事，他们在一款小信号的采集板设计中，其前端的模拟信号处理电路上，采用了多片运算放大器AD8512ARMZ，批量阶段，在某贸易商处买了好几百片，当板子全部做好后，怎么调试都会工作不太正常，总有干扰的问题出现，因为本来是属于小信号电路，一开始一直在设计上找原因，问题始终解决不了，都要崩溃了。后来脑筋一闪，找了一家可以做芯片拆解公司，把这批次芯片和之前正规渠道的样品同时decap后对比，看到报告后傻眼了：1、两个芯片的晶圆大小不一样，版图明显不一样；2、正规渠道的芯片上有ADI的logo，有AD8512A的标志；3、有问题的芯片晶圆上写有LM833A的样式和NSC的字母，有可能是NS的LM833A系列运放。上张专业报告的版图对比：差点被辞职！假芯片害了多少工程师？LM833，价格大概只AD8512的十分之一左右，假芯片在外形尺寸、丝印方面几乎一模一样——如果仔细对比后，会发现正面左下角的那个小圆点一个是光刻的一个是丝印的，但也不能肯定是否因为不同批次的原因。下图是decap第三方在微镜下拍的假芯片的照片正面和反面，因为都是焊接过后拆下来的，大家将就看吧(唉，芯片实在太小，自己拍不清楚)：下方是正品芯片的正面和反面：AD8512是款低噪声、低输入偏置电流、宽带宽、精密JFET双通道运算放大器。LM833是主要应用在音频方面的运算放大器，其主要特点：高slew rate，低失真度、大的输出电压摆幅；但是在offset current、bias current等方面，比AD8512有很大差距。挑几个差距较大的性能参数对比下差距这么大，难怪当板子做好后，怎么调试都会工作不太正常，总有干扰的问题出现，搞得当事工程师压力大的一度想辞职。后来decap后松一口气，虽然问题没解决，但算是能把责任撇过去了吧。但是，假芯片的风波还没结束，接下来又该如何应对这家假货供应商呢？请看EDN后续报道：论坛讨论投票：
本文为EDN电子技术设计 原创文章，禁止转载。请尊重知识产权，违者本司保留追究责任的权利。
微信扫一扫一键转发
最前沿的电子设计资讯请关注“电子技术设计微信公众号”
关注微信
其它亚洲地区芯片验证--验证工程师的自我修养_赵中民的博客_新浪博客
芯片验证--验证工程师的自我修养
我们在这些年都能够看到设计复杂性的不断增长，而让我们有能力去完成设计验证的也正是一群紧密合作的设计师和验证师。针对日渐复杂的设计，我们会通过不同的方法，例如仿真验证（simulation
verification）、形式验证（formal verification）、硬件辅助验证（hardware assisted
verification）、硬件仿真（emulation）和虚拟原型（virtual
prototyping）来解决不同的验证问题。此外，我们也见证了SystemVerilog和UVM在语言特性上的融合和方法学上面的整合，其中也包括了断言（SystemVerilog
assertion）和功能覆盖率（funciton
coverage）的推广。面对逐渐增长的工作量，我们也通过规范验证计划的递归测试工具来管理检测验证的进度。如今在一个芯片项目中，我们会引入多种验证技术利用其各种方法的优势面向不同特征的设计对象，同时一种趋势——提高验证的抽象级（abstraction
level）从RTL级到TLM级也加速了验证的进度。
这些年我们的芯片之所以可以变得越来越大，很大一部分要感谢片上系统的特点——集成和复用。一方面芯片上集成的处理器数量和IP数量在不断增强，同时IP本身的复杂度也在提高。对于片上集成一方来看，他们可以通过调整参数来配置适应不同的芯片要求，同时IP之间也越来越依靠标准总线来完成快速的嵌入。IP的性能在不断提高，带来了更高性能的总线譬如AMBA
Express。上面提到的新变化都对验证有着更高的要求，而且验证的复杂度是指数曲线上升的。我们可以将芯片中各个IP考虑成一个组合矩阵中的单元，那么每个单元的复杂度提升对于整个芯片来讲，验证难度是指数提升的，但是对于集成度带来的影响却并没有验证的那么大。
所以我们有必要在谈验证师需要具备的自我修养之前，讨论一下是什么造成了验证的缺口。这一缺口直观上感受，就是验证的速度无法跟上设计的速度，我们可以通过一些量化方法来比较验证的产出和设计的产出：
a) 验证师和设计师之间的比率
b) 项目实际完成的时间和计划完成的时间之间的比率
c) 没有被列入计划的重新流片（respin）
d) 消耗在验证上面的时间同设计上面的时间之间的比率
我们有一系列的市场调查可以更好的证明验证的缺口在快速扩大，当然我们在日常工作中也会明显地感受到这种变化。从一个直观的调查数据，即验证人员同设计人员数量的比例来看，验证人员每年的增长率都是显著高于设计人员的，这说明了两点：
a) 设计复杂度在提高，然而对于验证的压力要显著高于设计面临的压力
现有的SoC集成流程和自动化工具在一定程度上面加速了设计的速度，但是对于验证的产出却没有设计那么明显
如果我们能够看到这种验证的缺口，同时发现是哪些方面在造成这种缺口，那么在文章的结尾，我们就会总结出一名验证师的自我修养该从哪里做起。
从我们的实际项目执行中，我们一般可以将造成验证缺口的因素分为如下几类：
复杂度缺口：这直接由设计复杂度造成影响。
技能缺口：即需要的功能技能同实际拥有技能树之间的缺口。
项目进度缺口：实际项目执行时间同项目计划时间之间的缺口。
质量缺口：按照验证完备性所规定的各种验证标准列表中预先定义的标准和实际完成结果之间的缺口。
指标缺口：在追求验证指标上受到的影响也存在缺口。
复用缺口：在验证上期待的复用与实际项目应用中的缺口。
集成缺口：这种是在一个验证团队中对于目标和内容不同理解之间产生分歧以后的缺口。
复杂度缺口
这一缺口很容易理解，因为一旦芯片整体的复杂度提高，那么验证的复杂度是要高过设计的复杂度的，这种复杂度是固有的，因为……摩尔定律还在那里，尽管前些日子Intel宣称摩尔定律即将失效，这是考虑到工艺制程的物理极限而言的，但对于芯片集成度来讲，我们仍然不能乐观，因为科技总是向前发展的，而且硬件的性能提升一直在帮助掩盖软件没有充分发挥硬件性能的现实，而且这种尴尬的局面还将会持续相当长的一段时间。
这一个话题是离大家最近了吧。我们在之前《验证的处境》中就提到过一个例子，即VHDL、Verilog和SystemVerilog三种语言标准的出生年份、更新频率和实际使用版本，给大家说明验证的变化速度要显著快于设计方式的更新速度。自从设计实现了RTL设计到综合阶段以后，我们就再没有看到过硬件设计流程还出现过什么新鲜的事物，即便我们认为VHDL和Verilog是两种古董级的语言，但仍然改变不了一个事实，那就是我们现阶段还将依赖于它，除非各大EDA工具厂商推出新的设计流程并有效推广。相比之下，验证人员的成长史简直就是一个杂耍演员要掌握的各项技能，而且他们还将继续保持学习的状态不断学习新的技能，目前他们需要的验证技能包括有：
1. 有深入地软件设计思想，包括如何去有效调试软件错误
2. 扎实的面向对象编程语言基础
3. 深入理解RTL硬件设计，是从硬件思想去理解并非从语言层面上用软件观点去“阅读”
4. 有意识懂得硬件的结构和改动会如何影响验证环境的框架和相应的变动
5. 断言语言（SystemVerilog assertion 或者
PSL）和功能覆盖（function coverage）使用
6. 随机约束验证和懂得如何搭建一个验证结构
SystemVerilog，最好也懂C和C++，在一些情况下，我们希望你懂Java
环境脚本语言，譬如仿真工具中的窗口命令语言TCL，Unix环境中经常使用的Perl，Python，Ruby等等
9. 懂得怎么制定验证计划，包括从自然文字语言量化到如何产生激励向量和激励类型
形式验证方法和相应的验证工具
使用静态和动态的功耗相关验证UVM/OVM/VMM等基于SystemVerilog的验证方法学
11. ... ...
面对这么多的要求，一位验证师必须要精通各项技能才有机会在复杂项目中灵活应用各种验证方式最后达成验证目标。而最显著的技能缺口就是验证工程师缺乏足够的软件技能，当然我们也能听到别的抱怨当一位有十余年经验的工程师在遇到越来越软件化的验证学时感叹道而今的验证方法变得太复杂了，他们反倒认为一个简单的验证环境可以实现更快的工作产出。上面这个例子是少数中的一个，越来越多的验证师意识到他们需要专门掌握更牢固的软件技能才有可能在验证方式越来越趋向软件化的未来有更多的竞争力。
面对实际的情况，我们面临的是大多数被招录到公司的验证师都是持有微电子学位背景的，但同时他们接受到的软件功能技能却非常有限。这种学校所教授的内容同实际工作内容的差别使得有一定工作年限的员工（3年以上）同刚入职的新人之间，在验证的技能树差别上面十分明显，也难怪会有一些论调称，他们宁愿有一个小而精的团队，也不愿意拥有一个大而新的团队。
从目前验证面临的挑战、自身的重要性以及对验证师的各种专业要求上面，都在抨击一种偏见，那就是“做得不好的设计师才会被派去做验证师呢”。不过就验证产出率而言，我们通过研究数据可以看到，不同验证师之间的产出率有着惊人的差别，一般是从2倍到10倍。听起来有点不可思议吧，但只有你愿意承认这一点，你才会跟自己做比较，变成是你过去产出率的10倍！
在实际中，有不少的例子是由于验证师缺乏足够的时间去掌握新的知识对项目产生的严重影响，甚至他们有时候都不愿意花时间问一些跟新的验证技术有关的问题或者寻求相关的资料和培训。而目前EDA工具商存在的一大缺陷就是他们的工具看起来是越来越花哨了，这一点从他们所谓的完整工具链就可以看得出来，那，是一张你看了觉得一辈子也不可能掌握得完的工具列表，而这一点对比起软件工程师常用的开发工具而言，简直是要令人发疯的，更何况这种糟糕的情形正在愈演愈烈。新工具或者以后工具的新特性带来的另外一个问题就是他们想不出一个好办法去推广他们。好吧……首先得让验证师们知道他们有这样一个特性或者一种工具是EDA厂商们还要花力气去做的。
项目进度缺口
从每一位验证师的口中都能够听到，项目进度太快，而且各种中间节点的进度要求也太苛刻，以至于不能有足够的时间去认真和执行思考验证流程中的环节。我们接下来看看验证师眼里项目进度把他们催赶到了什么地步吧：
没有时间制定一个更合理的验证框架
没有时间去编写验证文档
甚至去做注释
以至于有时候连设计文档
都看不到就开始验证而参考模型都是参考硬件行为的——这个真得太危险了！
没有时间去做验证代码的回顾检查
没有时间去优化改进以后的验证流程和框架
这种缺口一方面会让验证师不能严格按照验证流程走，另外一方面也不能留给验证师一些时间去充分阅读设计文档、标准接口文档、工具文档、掌握新的语言、新的验证IP……
针对目前芯片行业普遍存在的事实，我们可以做的比较可行的办法就是——兵马未动粮草先行：
1. 在项目的预研阶段和早期阶段就构思验证框架、阅读所需要的工具文档和验证文档、同设计师、系统师一起讨论设计的功能。
在执行的过程中，如果时间进度非常紧张，那么你可以为以后提高产出率的实际办法就是，多花时间在验证上面，用更多的时间去主动提高验证效率，进而能够赶得上设计速度和项目进度，进而超过它，形成正向反馈。
在执行的空余过程中，譬如RTL仿真到门级仿真之间的一段时间，以及在流片以后的一段时间都可以用来编写验证文档、优化改进验证环境和填充自己的技能树。
关于质量缺口，有两个方面特别值得关注：
芯片结构的成熟度和稳定性：很难想象如果一开始的硬件设计是建立在一个芯片结构还未被最终确定，仍然充满各种未知数和可能变化的背景下，这到底会为设计师和验证师带来多大的麻烦，而且这些未知的工作量是很难预计的。这种结构不稳定带来的未知数还包括不明确不完整的功能详述文档、可读性差的系统结构文档，这些不确定都会带来设计的不稳定和验证进度的严重延迟。
验证环境的的质量缺口：实际指的是说验证环境是否可以提供足够的便捷性，无论对于验证师和设计师而言，他们都需要一个易用的环境，而不希望在验证环境上面消耗太多的时间。那么作为团队中验证环境的构建者，他需要注意到哪些方面来提供一个便捷环境呢？
一个可以实现快速增量编译的环境。譬如设计代码或者验证代码中有某一行修改之后，只需要编译该文件以及相关的一小部分文件。这种增量编译可以更快速地去验证修改了的代码，而不需要花较多的时间等待完整的编译时间。
最好有一个方便的集成开发环境（IDE，Integrated Development
Environment），这种环境在软件开发中很常见，而在芯片验证师在构建验证环境的过程中还是个新鲜事物，目前有一种不错的开发环境DVT，是商业工具可供选择，此外，如果不具备条件的情况下，用户可以通过精细配置Vim环境来实现较快开发。关于开发环境我们也会在日后的文章中专门介绍这一部分。
在仿真过程中有较快的复位和启动过程，目的是为了让被测设计可以很快地进入到测试设计功能本身的阶段。而这一部分的重要性会伴随着仿真的系统级别逐步变得重要，到了芯片系统级仿真的时候它的位置会被单独列为验证效率的评估部分。关于仿真快速复位和启动的过程我们也会在日后的文章里单独将这一部分。
尽可能将功能测试下移至模块测试级别，因为这一级别的速度和效率是最高的。而随着验证级别的提高，我们给的测试用例数目和复杂度也会逐步提升，所以要懂得哪些部分应该在模块级测试，哪些部分应该在系统级测试。
足够的运算资源的和网络速度。这一点是硬件上的资源，可是也不能忽略，因为在递归测试和系统验证阶段它们都是缩短验证时间的重要部分。
在验证过程中的指标，指的就是各项覆盖率的数值。这些覆盖率包括代码覆盖率、功能覆盖率和断言覆盖率。而在如何定义、收集、分析、反馈这些覆盖率的时候，也给我们的验证造成了一些困扰。
代码覆盖率：这是三项覆盖率中最简单的部分了。如果验证师遵循仿真工具的建议，在编译的部分添加跟代码覆盖率有关的选项，那么在递交了递归测试以后，每一项测试用例都会生成一份代码覆盖率数据。其后用户会将所有产生的数据进行合并，生成最终的数据结果。这些数据结果需要验证经理的检查，并且将覆盖率不满足的功能模块分发给对应的验证人员，要求他们给出生成新的测试序列，或者给出合理的解释。如此经过几轮沟通、数据再产生合并之后，直到代码覆盖率的数据值满足验证要求以后，这一环节才可以通过。
功能覆盖率：功能覆盖率是将验证计划的自然语言量化为功能覆盖率描述的方法。然而在实际功能覆盖率定义的过程中，我们有两方面的困扰。一是如何有效地将验证计划翻译为功能覆盖描述，这本身需要验证师对设计有一定的理解，而且也要考虑到翻译为功能覆盖描述的过程中是不是存在等价翻译的，如果一些功能验证信息没有被包括，或者功能覆盖描述本身包含了其它冗余无效的覆盖空间，这对于最终分析覆盖率都是一项额外的负担。另外一方面是，功能覆盖率在仿真收集的过程中本身是消耗仿真计算资源的，如果验证师疏于考虑收集数据的效率，那么甚至有时候覆盖率对于仿真的延迟低效是很明显的。
断言覆盖率：而今我们的设计师和验证师都有习惯在一些重要的逻辑检查、时序检查部位添加一些断言（assertion），然而这些断言可能为日后新的项目或者从IP到系统集成过程中带来一些麻烦。因为设计师和验证师在构建断言时无法考虑到各种可能的情况，而他们的验证环境也无法产生足够多的测试序列，那么这些当时看起来还很有效的断言在被随着设计和验证环境移植到新项目或者更高系统中时，就有可能出现误报一些情况。又由于断言一般都建立在时钟基础上，所以项目执行过程中，仿真被一些IP、标准库单元内置的断言或者继承子验证环境中的断言误报的错误信息“淹没”的情形不在少数。而面对这种情况，验证环境构建者需要花费额外的力气同这些断言的主人对话，澄清场景，禁止断言或者设计满足断言的情景让它们消停下来。
我们之前提到过，目前芯片之所以可以在更短的周期内完成集成，很大一部分要归结于IP化、接口标准化。设计师们在拿到一个第三方IP或者公司内部开发的IP时，他们一般会懂得标准接口在更高级别集成的方式，这对于集成而言是项有点，但这仍然无法避免设计师们要翻阅文档搞清楚接口的参数配置部分、如何使能IP的某些可配置的功能、接口的时序问题、时钟同步考虑问题、复位时序问题等等跟IP接口和配置有关的部分。对于验证师而言，他们要付出的工作恐怕更多，除了要付出设计师同样的知识掌握工作量以外，他们还要将设计IP对应的验证环境IP熟悉，懂得怎么使其在自己的环境中工作、在高一级的验证环境中集成、如何利用IP验证环境来产生自定义的测试序列。这仅仅是一个IP模块（可复用的）在硅前需要花费的工作量，对于硅后测试部分人员他们也面临着类似的处境。所以，复用一词仅仅还局限在IP本身，指的是IP可以通过配置和标准接口在不同客户的芯片结构中方便嵌入。而验证师在拿到一个新IP的时候，花费的力气并没有因为复用一词而有减少。所以对于验证师在面临IP验证环境集成的过程中需要掌握一些固定的方法，来快速集成、验证IP的集成。我们会在今后的IP验证环境快速集成方法中谈一谈这部分。
我们这里针对验证环境来谈集成缺口。在验证环境从模块级到子系统级再到芯片系统级的时候，一方面我们的验证环境会考虑复用集成，同时，我们的测试用例也会有复用的情况。相对而言，对于验证完备性的看法，验证经理会比验证人员保守，项目经理会比验证经理保守。而这种情况下，验证人员在环境集成过程中免不了会被派去做一些重复性的工作来保证验证完备性，要知道，整个验证团队的保守都是来自于担心是否有设计缺陷被隐藏起来了。所以，“你为什么不验这里？不会有可能存在的设计缺陷在这儿吗？”是一把双刃剑，一方面验证师会因为这句话朝着验证完备性看齐充分验证，另外一方面，也可能存在着“过量验证”的地方。过量验证在这里指的是一些风险较低的地方存在着重复验证或者收益率不高的验证工作量。这些地方就包括：
硅后测试人员复用了大量的硅前测试用例，而不考虑哪些实际可以省略
将模块级的测试用例又重复使用在了芯片系统级测试
将模块级的参考模型集成到芯片验证环境中仍然保持小颗粒度的验证监测
将模块级已经测试过的、连线测试过的或者其它方法测试过的功能点在芯片系统测试时又使用处理器进行二次测试
针对这些重复性的工作，我们的验证人员需要在集成过程中考虑哪些可以被略去，而把省下来的时间精力用在更有收益的地方。毕竟我们都知道一点，没有一件设计（更何况一个芯片）是无缺陷的（bug-free），而如何发现更多更有价值的缺陷，需要我们的验证团队“胆大心细”，将投入产出比放在心上投入到更值得的地方。
璧典腑姘戠殑鍗氬
博客等级：
博客积分：0
博客访问：27,764
关注人气：0
荣誉徽章：