最近几天工程师的朋友圈们都已经被STM32峰会相关消息刷……
一场Pokemon
Go，让全世界的小精灵师都暴露了。因此，在……
2016年初，一场人机大战点燃了人工智能芯片的争夺战，而……
大到数控机床，小到刮胡刀，我们都能看到电机的身影。从……
物联网市场预计在2024年将达到121B美金，这对于整个电子……
演讲人：张小平时间： 10:00:00
演讲人：Vincent Li时间： 10:00:00
演讲人：谢亦峰时间： 10:00:00
预算：￥5,000-￥10000预算：￥5,000-￥10000
基于FPGA的多路数字信号复接系统设计与实现
[导读] 摘要
数字复分接技术是数字通信网中的一项重要技术，能将若干路低速信号合并为一路高速信号，以提高带宽利用率和数据传输效率。文中在介绍数字复接系统的基础上，采用VHDL对数字复分接系统进行建模设计和实现。并利
数字复分接技术是数字通信网中的一项重要技术，能将若干路低速信号合并为一路高速信号，以提高带宽利用率和数据传输效率。文中在介绍数字复接系统的基础上，采用VHDL对数字复分接系统进行建模设计和实现。并利用乒乓操作和先进先出存储器(FIFO)对复接器进行设计，利用帧同步器对数据进行分接。以QuartusII8.0为仿真软件，对设计进行仿真验证，仿真结果表明，设计实现了复接系统，便于修改电路结构，增强了设计的灵活性，且节约了系统资源。
数字通信系统中，为了提高信道的利用率，使多路信号在同一条信道上传输时互相不产生相干的方式称为多路复用。在时分复用中，将时间划分为若干时隙，各路信号在时间上占用各自的时隙，即多路信号在不同时间内被传送，各路信号在时域中互不重叠。数字复接终端是将若干低速率码流变换成一路高速率码流的设备。应用可编程逻辑门阵列(FPGA)芯片实现复接系统便于修改电路结构，增强了设计的灵活性，并节约了系统资源。
1 多路复接系统设计要求
(1)实现两路数据的同步复接。(2)支路速率为32 kbit&s-1。(3)按位复接。(4)帧同步码字为10 bit：&1 0 1 1 0 1 0 01
1&。(5)帧长128 bit。
2 数字复接系统基本原理
2.1 数字复接系统
数字复接终端的作用是将低速数据码流变换成高速数据码流的设备。将两个或两个以上的支路数字信号按时分复用方式合并成单一的合路数字信号的过程称为数字复接;完成数字复接功能的设备称为数字复接器;在接收端将一路复合数字信号分离成各支路信号的过程称为数字分接。数字复接器、数字分接器和传输传道共同构成了数字复接系统。
2.2 按位复接
复接的方式有：按位、按字和按帧复接等方式。本文采用按位复接的方法，方法是每次仅依次复接每一个支路的一位码，又称比特复接。复接后的码序列中第一个时隙中的第一位表示第一路的第一位码;第二位表示第二路的第一位码;依此类推，则第n位表示第n路的第一位码。2路串行数据按位复接原理框图如图1所示。
3 数字复接系统的建模与仿真
3.1 复接器总体设计方案
复接器的设计方案如下：首先对两支路串行数据数字信号进行按位复接合成一路信号;用FIFO定义2个128 bit帧格式，帧同步码为10
bit&&，采用乒乓操作对合路数据每118位依次存储到FIFO中，即将合路数每118位插入一个帧同步码，形成128位的帧。乒乓操作是输入合路数据流通过输入数据选择单元等时地将数据流分配到两个FIFO数据缓冲区。当FIFO缓冲区1写入数据操作时，从FIFO缓冲区2中读取数据操作;当FIFO缓冲区1读数据操作时，FIFO缓冲区2中进行写操作;如此循环，可实现2路数据复接，具体如图2所示。
3.2 复接器关键模块设计
(1)合路模块。合路模块功能是将两路串行数据按位复接成一路数据，合路模块输出的是未接入帧同步码的数据，对于各支路数据输入需使用clksel时钟作为控制。合路输出为y信号，D0、D1是两路串行数据，clksel是两支路控制输出信号。从仿真图3中可看出，其能将D0和D1合成一路信号y输出，仿真结果正确。
(2)乒乓操作FIFO模块。乒乓操作FIFO模块的功能是对合路数据加入帧同步码。乒乓操作FIFO框图如图4所示。乒乓操作处理流程如下：输入数据流通过输入数据选择单元将数据流分配到两个数据缓冲区。在第1个缓冲周期中，将输入的数据流缓存到数据缓冲模块1;在第2个缓冲周期中，通过输入数据选择单元的切换，将输入的数据流缓存到数据缓冲模块2。同时，将数据缓冲模块1缓存的第1个周期的数据通过输出数据选择单元的选择，送到运算处理单元进行处理;在第3个缓冲周期，再次切换数据的进入与输出缓冲模块。
空满信号的产生是设计FIFO的关键之一，本文通过异步的比较读写指针ptr以及读写指针的MSB进行判断，然后产生两个异步的空满标志信号送入读写模块进行同步，最后向外界输出两个同步的空满信号。图5的方框内可看出空判断信号atmpty和满判断信号afull是取反的关系。当一个RAM数据读完时，另一个RAM写满。
图6中input，是M序列伪随机码，&&作为测试信号。可认为M序列伪随机码是由两支路信号合路而得到的信号。从仿真波形可看出，空满判断信号rmsb和wrsb1互为取反关系，满足要求。rptr是读地址信号从FIFO的首地址开始读取数据的。wptr写地址信号是从FIFO的第10个存储单元开始写入数据的，这是因为FIFO的前10个存储单元使用的是做帧同步码&&。zongshu信号端是随机码加入帧同步码后的输出。
3.3 分接器关键模块设计
图7是分接器的原理框图。定时发生器为帧同步系统提供帧定位标志信号;帧同步系统用来检测所传输数据码流中的帧同步码;比特分接电路则用于将串行数据转换为并行数据。
(1)帧同步码检测。帧同步码检测电路由10位移位寄存器组成，将帧同步码设定为10位最佳码&&，当电路检测到输入码流中有帧同步码组时，检测电路将输出&0&;否则将输出&1&。输出结果将作为定时发生器的控制信号之一。仿真波形如图8所示，方框内表示搜索得到的帧头。帧头为&&。
(2)定时发生器。定时发生器可对时钟clk进行n分频，分频后的周期等于帧周期。定时发生器主要用以产生帧定位标志信号，仿真波形如图9所示。从框中可看出帧定位标志信号。
(3)分路电路。两路数据，可采用一路利用上升沿触发，另一路用下降沿触发。进而将数据存到D锁存器后，再进行输出。这便可将一路数据变成两路。
该分路模块的输入是二级缓存的输出，如图10所示。
3.4 复分接系统总体设计
将所设计的复接器与分接器相连接，从仿真图11中可看出，输出的两支路信号outa和outb的信号和复接前输入的两支路信号a和b的速率，与所包含的信息完全对应。分别改变输入信号a和b，最后分接出的信号同复接前的输入信号一致，证明了设计的复分接系统的正确性和可靠性。
文中介绍了复分接系统的原理，并给出2路复分接系统建模方案。利用FIFO定义2个128 bit帧格式，10
bit帧同步码，采用乒乓操作对合路数据每118位依次存储到FIFO中，再将合路数每118位插入一个帧同步码，形成128位的帧，即可实现两路复接。同时对来自复接器的串行码流进行自动帧识别定位分接，实现主码流中两个支路串行数据的同步复接。本系统中各模块的仿真均在QuartusII
8.0中得到了验证。
继7亿美金收购展讯，9亿美金收购锐迪科，25亿美金收购新华三，38亿美金控股西数，再砸5亿人民币&娶&西数，紫光疯狂的步伐还远未停止。近日，紫光投资3000亿元打造第三大芯片制造商，媲美Intel。不得不说......关键字：
　在一个领域中，如果唯一不变的是变化，那么不需要对电子技术和设计方法的发展变化做多少回顾，就能见证到变化是如何使设计工程师能够创建出下一代创新产品。微处理器得到大规模应用后，价廉物美的新技术为基于软件......关键字：
FPGA是一种可以重复改变组态的电路，可让设计者进行编程的逻辑闸元件，特别适用于产品开发时必须不断变更设计的应用，以有效加速产品上市时间。而FPGA电路的特性，特别适合用于软体定义的测试系统架构，这也正式目前......关键字：
基于ARM+FPGA的高速同步数据采集方案，主要包括以下几个部分：ARM控制器、存储电路、FPGA逻辑控制电路、A/D转换电路、FIFO缓存、电源电路、接口电路等。......关键字：
关于时序工具的一些FAE解答：问：你们的工具是否只提供所有输入输出管脚完全一致的时序约束？如tsu,th,tco,tpd的约束？如果不同管脚可以有不 同约束值，如何设置？FAE：我们的工具提供的是时序分析功能，尚未提供时......关键字：
在一个领域中，如果唯一不变的是变化，那么不需要对电子技术和设计方法的发展变化做多少回顾，就能见证到变化是如何使设计工程师能够创建出下一代创新产品。微处理器得到大规模应用后，价廉物美的新技术为基于软件的......关键字：
两个调试中遇到的小问题，引以为戒。1．
画板子的时候由于没注意结构上的固定边框，不小心把一个旁路电容放在边界上。在外部铁壳将液晶屏固定到电路板上后，出现的症状很有意思。两个不同的屋子（A和B），同样的电......关键字：
今天，25GbE交换机的128个接口正在部署中，在接下来的几年内会到达并超越64x 100GbE。但是，尽管数据中心正在向更高的端口密度、更高的端口速度和同质部署方向发展，但是更低的速度仍拥有广泛市场，比如10GbE继续被使用并仍具有经济效......关键字：
我 要 评 论
热门关键词您所在位置： &
&nbsp&&nbsp&nbsp&&nbsp
10Gb%2fs时钟数据恢复与1%3a10分接器及研究设计.pdf69页
本文档一共被下载：
次 ,您可全文免费在线阅读后下载本文档。
文档加载中...广告还剩秒
需要金币：200 &&
优秀硕士毕业论文，完美PDF格式，可在线免费浏览全文和下载,支持复制编辑,可为大学生本专业本院系本科专科大专和研究生学士硕士相关类学生提供毕业论文范文范例指导,也可为要代写发表职称论文提供参考！！！
你可能关注的文档：
··········
··········
东南大学 硕士学位论文
10Gb/s时钟数据恢复与1：10分接器的研究与设计 姓名：苏燕 申请学位级别：硕士 专业：电子科学与技术；电路与系统 指导教师：冯军 座机电话号码 捷要 摘要 SerDes 随着信息传输量的快速增加，串行化传输已成为新一代信息与通讯产业的主流．8b／lob 系统作为串行通信系统中的一种构架，由于提供足够的转换信息，并保证直流平衡而被广泛的应用．
对该系统的研究正在不断发展． SerDes接收机的一个重要任务就是从抖动较大的接收信号中提取出时钟信息，根据时钟信号重
新定时数据，减小抖动和干扰，并将数据还原为输入系统时的多路信号；可见，时钟恢复电路与分
接器电路作为接收机的重要组成部分，其性能直接决定接收机的总体性能。 本文从理论上讨论了时钟恢复电路的基本原理与结构，着重分析了环路的线性传输特性以及噪
声、抖动问题。在上述理论基础上，采用TSMC
CMOS工艺，设计一个10Gb／s基于随机序 0．19ym
列鉴相器的锁相环结构的时钟恢复电路。采用半速率线性鉴相器减小对系统速率的要求，而且除了
具有鉴相功能外，还对数据再定时并实现l：2的分接，减轻了l：10分接器的设计；与非线性结构相 比，可以利用线性数学模型来优化环路参数；并且压控振荡器上的控制电压纹波较小，使输出时钟
和数据的抖动较小。在鉴相器的电路设计上采用源极耦合逻辑触发器来达到高速率。压控振荡器采
用三级环形结构，使用正反馈加快输出电平的切换速度来减小噪声，使用双延时环路使得PMOS的
状态提前变化，大大地提高了振荡器的工作频率。仿真结果显示该压控振荡器具有较大的调节范围
使得各工艺角下都覆盖所需频率，而且相位噪声较
正在加载中，请稍后...工具类服务
编辑部专用服务
作者专用服务
ATM用户接入设备复接/分接的研究及实现
"ATM用户接入设备复接/分接的研究与实现"是电子科学研究院预研项目"ATM用户接入设备的研制"中的一个子课题,该课题不仅具有科研价值,更具脂济价值.它是ATM网络进军局域网等其它领域的基础.该课题主要目标是自定义一块复接/分接母板,在母板上插有各种业务适配卡、UNI物理层适配卡.各业务适配卡主要作用是将某一协议的业务数据适配成标准的ATM信元格式或将ATM信无格式数据适配成某一协议的标准数据格式.UN物理层适配卡的作用则是将ATM信元格式转换成光纤信号以及将接收到的光纤信号转换成ATM信元格式的.UNI物理层适配卡上有光纤,通过光纤将复接信号送到ATM交换机.各适配卡的数据通过母板被复接成一路数据流后送到UNI物理层适配卡.复接时运用了UTOPIA(Universal
Operations
ATM)规范Level
1的标准,主要采用硬件复接的方法.复接方式可用轮循方式复接,也可采用带优先级的各种业务复接.母板的另一个作用是将ATM交换机送到UNI物理层适配卡的数据通过母板分接到各业务适配卡.由于各适配卡能根据VPI和VCI识别属于自己的信元.所以采用了广播方式分接.在整个设计过程中,还涉及到复接/分接握手信号的附加控制和优先级复接的数字电路设计,数学电路均是采用灵活的可编程逻辑器件来具体实现.
学科专业：
授予学位：
学位授予单位：
导师姓名：
学位年度：
本文读者也读过
相关检索词
万方数据知识服务平台--国家科技支撑计划资助项目（编号：2006BAH03B01）(C)北京万方数据股份有限公司
万方数据电子出版社光纤通信系统中数字复接芯片的选择及应用_老古网
光纤通信系统中数字复接芯片的选择及应用
来源:E代电子 &&作者:& 日
&&& 摘& 要：本文概述了数字复接芯片在光纤通信系统中的作用,对几种常用于PDH系统中的数字复接芯片进行了比较,然后重点介绍了GW7680芯片的功能和特点以及应用技巧。
&&& 关键词：数字复接; PDH; SDH; 光纤通信系统; GW7680
&&& 1. 前言
　　在光纤通信系统中,作为终端设备的光端机必须由光发射模块、光接收模块、数据接口、用户线接口和数字复接芯片等几部分组成。其中的数字复接芯片用来将若干个低速数字信号合并成一个高速数字信号,以达到扩大传输容量和提高传输速率的目的。
　　目前,数字复接体制主要有准同步数字体系(Parasynchronous Digital Hierarchy,简称PDH)和同步数字体系(Synchronous Digital Hierarchy,简称SDH),从长远看,SDH终将取代PDH。但由于PDH复接系统信道利用率高,设备简单,因此,在一些小规模、小容量的通信网中,仍具有广泛的市场和应用价值。因此,研究数字复接专用芯片在PDH体制中的应用亦具有一定的意义。
　　PDH复接体制包括一次群到二次群复接、二次群到三次群复接、一次群到三次群跳群复接和三次群到四次群复接等 。其中,最后一种复接方式已转化为三次群到SDH STM－1的复接。本文不予讨论。
&&& 2. 各种数字复接芯片比较
　　为了满足上述各种复接方式的需要,市场上出现了各种型号的数字复接专用集成芯片。这些芯片以格林威的GW7600、GW7620、GW7680,正有的ZYIC－002,华大的CISCG和清华的MXZW68231为典型。在众多的芯片中,怎样选择满足科研设计需要的、性价比最高的复接芯片呢?表1是上述各芯片的比较。
　　根据表1,为满足不同的复接要求,在保证高性价比的前提下,分不同情况给出几种说明：
　　(1)一次群至二次群复分接
　　选CISCG芯片最便宜,但外围电路中要有2M平滑锁相、2M和8M时钟提取电路;选择GW7600和ZYIC－002在性价比及外围电路上几乎一样,只是后者功耗大一点,但它带有插座,有利于科研设计时的插拔。
　　(2)二次群至三次群复分接
　　选CISCG芯片时,外围电路中要有8M平滑锁相、8M和34M时钟提取电路;选GW7600和ZYIC－002时,外围电路中要有8M平滑锁相和34M时钟提取电路。
　　(3)一次群至三次群复分接(带标准34M电接口)
　　若其中要留8M电接口,则用2片GW7620和1片GW7600或ZYIC－002,外加8M平滑锁相和34M时钟提取电路;若其中不留8M电接口,则用1片MXZW68231外加34M时钟提取电路即可。
　　(4)一次群至三次群跳群复分接
　　最佳方案选GW7680,它有线路编码电路,具有E1支路16×16交叉连接功能,方便上下电路。
&&& 3. 复接芯片的应用举例
　　就目前市场的需求来看,中小容量用户需求的是2M口且具有相当于480路容量的光传输出设备,而不一定是标准34M口;另外,用户对网络的灵活性(比如上下电路、交叉连接功能)、可靠性要求都比较高。正因为如此,笔者认为GW7680芯片的应用开发价值较大。下面就GW7680芯片的功能、特点及应用情况作一具体介绍。
&&& 3.1 GW7680芯片的功能结构及特点
　　GW7680芯片是北京格林威为实现其APDH(Advanced PDH)光纤传输方案而设计的ASIC芯片。该芯片采用数字锁相环技术和线路编码技术实现E1信号(2.048kbit/s)准同步复用和E2信号(8.448kbit/s)同步复用以及光线路传输编解码。GW7680吸收SDH的特点是单片可提供16个E1信号直接上下电路、E1信号通道层(通道速率为2112 kbit/s)交叉连接、E1双纤环网通道保护、线路再定时及丰富的开销。其功能结构如图1所示。
　　在图1中,RA和TB单元构成西侧光口,RB和TA构成东侧光口。TA和TB实现的功能是同步复用,以插入码方式成帧、扰码;RA和RB实现的功能是：解扰码、帧同步定位、同步分接。每个基本单元的线路口速率为42.24Mbit/s。
　　E1 MAPPER完成16个2.048kbit/s速率信号的复接和分接,其输入输出构成GW7680的第三个端口(即电口)。在每个E1的输入口设有一个全数字的时钟恢复电路,输出口设有一个全数字的锁相环,这两个模块的性能决定了2.048kbit/s通道的抖动特征,由于采用全数字化技术进行处理,所以抖动性能非常稳定可靠且不受工作电压和环境温度的影响。
　　数字交叉连接器DXC作为E1通道的控制枢纽,对来自三个方向的信号进行调度。西向进入的E1可以再从东向发出或往E1连接器选择一个物理口下电路,东向进入的E1可以再从西向发出或往E1连接器选择一个物理口下电路。从某个物理口插入的E1信号可在DXC控制下发往西向或东向,或双向同时发送。
　　除以上功能外,GW7680还具有如下功能特点：
　　●线路速率在42.24 Mbit/s(480路)和84.48 Mbit/s(960路)两者之一任选 。选42.24 Mbit/s时,只需一对光收发模块,适合于点到点的传输场合;选84.48 Mbit/s时,需两对光收发模块,具有交叉连接功能,在组网应用时非常方便;
　　●提供两路64kbit/s数字公务电话接口,可直接连接话音CODEC(编解码芯片,如MC145503),且具备公务电话四音(拨号、回铃、忙音、催挂)插入控制,该接口不占用2M通道。
&&& ●提供一条带有8kHz帧同步信号的2112kbit/s开销数据接口,易于外部合成384kbit/s、192kbit/s、64kbit/s同向数据接口;
　　●提供2路2112kbit/s透明数据通道(960路设置条件下);
　　●提供2路528kbit/s异步采样数据通道;
　　●具有微处理器(MP)接口,支持以MP为核心的设计,实现告警、监控以及系统设置(如交叉连接设置)的MP管理;
　　●提供线路帧失步、公务帧失步、1E－3、1E－6等告警功能以及线路误码比特计数、E1输入信号消失检测、通道AIS检测等功能。
&&& 3.2 GW7680在TM480中的应用
　　由GW7680构成的光电合一设备再配合一定的控制软件,即可支持链状网、环状网的应用系统。在GW7680芯片外围配置一对光收发模块、一个微处理器、PCM编解码芯片、42.24MHz时钟提取电路及2M接口变换电路即可构成480路单板光端机。这种单板光端机具有许多独特的功能,非常适合于中小容量需求的接入网。TM480光端机组成框图如图2所示。
　　图2是GW7680芯片最简单的应用方式。除了这种TM480(终端设备)外,还可组成ADM480(分插复用器);如果使用2片GW7680,则可扩容为960路或1920路的TM和ADM,这主要取决于GW7680的串、并使用及软件设置。其中TM1920和ADM1920可广泛应用于干线传输网中,它的容量相当于SDH的STM－1(1890路),性能与SDH不相上下,但价格却比SDH便宜。这种扩容方式如图3所示。
&&& 3.2 GW7680芯片的应用技巧
　　在光纤传输系统中,无论是链状网结构还是环状网结构,光信号每经过一个中转(中继)设备时,必须有一个时钟提取(也叫线路定时)过程,以实现网同步。实现网同步的目标是使网中所有交换节点的时钟频率和相位都控制在预先确定的容差范围内,以便使网内各交换节点的全部数字流实现正确有效的交换。否则,在数字交换机的缓存器中会产生信息比特的溢出和取空,导致数字流的滑动损伤,从而使数据出错。
　　对一般的PDH传输网或SDH传输网设备而言,其发送定时总是与接收的定时信号有关,下面以SDH同步网的定时传输为例进行说明,其框图如图4所示。
　　在SDH系统中,主要采用主从同步方式,PRC(基准时钟)为网中的最高一组时钟,各分级时钟是从传输信号中获取的,然后向下一级转发出去,因此每一个SDH网络单元都直接地影响了定时信号,即每个SDH网元通过4.6ppm精度的内部时钟跟踪外定时信号,然后转发出去。当多个4.6ppm的时钟级联时必将造成定时抖动积累。于是,从网同步的角度考虑,为了保证SDH组网后能够正常运行,同步传输链路应尽量短,整个链路的G.812时钟节点数应不超过10个,每一个SDH节点至少应有2个独立的外定时输入,以保证足够的定时可靠性。
　　用2片GW7680构成的线路定时网同步方式颇具特色,跟 SDH网同步方式相比,它在线路定时提取过程中几乎没有任何时钟抖动积累。线路定时提取原理如图5所示。
　　当接收到上一站传来的42.24 Mbit/s的线路信号时,1片GW7680(A单元)将其分接成16个2Mbit/s的信号, 再经另一片GW7680(B单元)复接、线路编码成42.24Mbit/s的信号输出,这时的时钟信号不是由定时提取电路提出来的,而是由B单元同步复接出来的,它不需要参考别的时钟(如PRC),也不需作任何频偏调整。因此,当多个站采用这种本地线路定时提取方式组联成链状网或环网时,每个站的线路定时都独立,不存在时钟的转发问题,因而不会造成整个链状网或环网的定时抖动积累。这是一般的SDH和PDH设备无法做到的。
&&& 4. 结束语
　　综上所述,根据不同的设计要求来选择复接芯片时,首先应对各种复接芯片的功能进行分析,然后分析采用该芯片完成电路设计时的外围电路实现的难易程度,最后考虑复接芯片的性价比。这样设计的电路既能满足要求,又能达到事半功倍的效果。另外,在使用某一芯片时,要尽量挖掘该芯片的潜能,进行灵活搭配使用,这样往往能够开发出意想不到的、性能优异的电路或设备,如本文提到的用2片GW7680构成一种独特的本地线路定时提取方案便是如此。&&&& （来源：电子技术应用）