Vivado实现纯逻辑开发——从最简单的开始
&Vivado实现纯逻辑开发 ——从最简单的开始
硬件平台：ZedBoard
开发工具：Vivado 2014.2
1.前言： 1.1.关于软件的安装 本来不想提这一环节的，因为去官网下载安装包，安装，到网上找个license就搞定了，结果在这一环还走了弯路，不得不记录下来，作为教训和供他人借鉴的经验。 Xilinx官网有ISE+Vivado合体的安装包，也有网友推荐这个安装包，一次装俩，何乐而不为呢？本着这种贪小便宜的想法，我下载了这个安装包，下载的时候发现这个安装包和ISE的安装包差不多大，当时也没太在意。 我的破电脑哼哧哼哧下了N小时，完了安装，发现是Vivado版本是2012.4，当时觉得版本太低了，不太爽，想想再下载又要N久，先凑合用吧。破解，打开Vivado发现这个界面太熟悉了，和PlanAhead、XPS的欢迎界面很像，有点不好的预感啊。 新建工程，发现不支持zynq系列芯片，只支持v7和k7两个系列，太坑了！既不支持以前的低端系列，也不支持后来的高端系列。 无奈啊，回过头来去看启动Vivado时弹出的命令行窗口，根据一些提示信息可以推测，这个版本的Vivado只是做了一个界面，真正工作时是跑去调用ISE的组件，这也是为什么这个安装包的大小和ISE安装包大小差不多的原因。 在这里告诉后来人，不要贪小便宜，果断不要安装这个合体包，老老实实下载比较新的版本，最好不是最新的，有可能没破解。 1.1.本来应该是前言的前言 在接触新东西的时候，我总会带有一丝敬畏，好像未知的东西总是不如熟悉的东西让人感觉踏实。所以我喜欢用自己掌握的很熟练的或者是很简单的东西去验证未知的东西，加快自己学习的进度。现在我选择上手Vivado，也打算从最简单的纯逻辑设计开始。 2.规划： 在设计之初就能够进行良好地规划，可以节省后续的设计时间，当项目复杂度增加时，项目的规划和方案设计更加重要。 1)项目功能：流水灯 2)编程语言：Verilog 3)设计流程：建立工程à代码编辑à功能仿真à综合、实现à板级测试（本文是现象的观察，后续会给出ChipScope的使用方法） 项目的功能十分简单，主要目的是为了Vivado开发流程，也就是上述第3个步骤。 3.设计 功能简单，上个示意框图，简单描述一下吧。
图1 总体框图 timer500ms模块： 功能是产生2hz的时钟，为led_ctrl模块提供时钟。 led_ctrl模块： 功能是实现循环移位，在硬件上的体现就是流水灯。输入时钟为2hz，时钟上升沿进行一次移位操作，每个led点亮0.5s。 4.实现： 4.1.建立工程 下载了最新版的Vivado2014.2，找了个license，工具可以用了，IP可不可以还没有验证。欢迎界面看起来和之前的PlanAhead、XPS的欢迎界面差别比较大了，可以说是焕然一新吧。
图2 欢迎界面
点击Create New Project，进入新建工程的向导，逐步next即可。
图3 新建工程向导step1
图4 新建工程向导step2 指定工程名和存储路径 勾选图5椭圆内的选项，表明不在此时指定源文件。
图5 新建工程向导step3
图6 选择器件/开发板 最后一步：所建立工程的概要信息。
图7 新建工程信息总览 点击Finish之后，就进入Vivado主界面了，如图8所示。
图8 Vivado主界面 主界面主要包括： Flow Navigator：&&&&&& 在此可以找到整个设计过程中涉及到的所有流程 Sources：&&&&&&&&&&&&&&&&&& 工程包含的设计源文件，源码、约束等 Properties：&&&&&&&&&&&&&&& 所选中对象的属性信息 Project Summary：&&&& 在此可以查看工程信息 Design Runs：&&&&&&&&&&& 在此可以查看提示信息、警告、错误、也可以输入tcl命令 4.2.流程控制子窗口
图9 流程子窗口 后续的“Add Sources”、“Simulation”、“Synthesis”、“Implementation”以及“Generate Bitstream”，都可以在该窗口找到执行菜单。 4.3.代码编辑 顶层：
module&runled_top(
&&&&input&iClk,
&&&&input&iRst_n,
&&&&output&[7:0]&oLed
wire&&&&clk2hz_
timer500ms&timer500ms_inst(
&&&&.iClk100mhz(iClk),
&&&&.iRst_n(~iRst_n),
&&&&.oClk2hz(clk2hz_sig)
led_ctrl&led_ctrl_inst(
&&&&.iClk(clk2hz_sig),
&&&&.iRst_n(~iRst_n),
&&&&.oLed(oLed)
endmodule时钟发生： /*
oFreq&=&iFreq/(2N)
N=iFreq/(2oFreq)=100,000,000/(2*2)=25,000,000=0x17d7840
module&timer500ms(iClk100mhz,iRst_n,oClk2hz)
input iClk100
input iRst_n;
output oClk2
//&period&=&1/2s
reg [31:0] cnt2
always&@(posedge&iClk100mhz)&begin
if(iRst_n=1’b0)&begin
oClk2hz&&=&1’b0;
cnt2hz&&=&32’b0;
else&begin
if(cnt2hz=32’d)&begin
cnt2hz&&=&32’b0;
oClk2hz&&=&~&oClk2
else&begin
cnt2hz&&=&cnt2hz&+&1’b1;
oClk2hz&&=&oClk2
endmoduleled控制模块： module&led_ctrl(
&&&&input&iClk,
&&&&input&iRst_n,
&&&&output&[7:0]&oLed
reg&[7:0]&&&&&&&
\&每个时钟上升沿，左移1bit，写法是为了实现循环左移
always&@(posedge&iClk)&begin
&&&&if(iRst_n==1'b0)
&&&&&&&&led&&=&8'b1;
&&&&&&&&led&&=&{led[6:0],led[7]};&&&&&&&&
assign&&oLed&=&
endmodule添加代码源文件方法：点击Add Sources按钮，有两处有该按钮，如图10所示。
图10 add source(1) 另外，还可以在Design Sources文件夹上单击鼠标右键，弹出的菜单中有“Add Sources”选项，如图11所示。
图11 add source (2) 弹出图12所示的向导。
图12 选择资源类型 此处添加的是HDL设计文件，所以选择椭圆内的“Add or Create Design Sources”，NEXT，弹出图13所示的界面，选择创建或者添加源文件。
图13 创建/添加源文件
单击Create File按钮，进入图14所示的界面。
图14 新建源文件
指定文件名和存储位置后点击OK，返回上一界面，界面发生变化，如图15所示。
图15 点击Finish，弹出新建文件的助手，如图16所示。
图16 源文件编辑助手
这里应该和ISE添加源文件的向导一样，我直接点击OK略过，然后自己编辑的代码。 4.4.功能仿真 添加testbench，方法和4.3所述的类似，只是文件类型为“Add or Create Simulation
Sources”（图12）。 Run
Simulation，会弹出仿真结果。此处以timer500ms模块的仿真为例，给出仿真结果：
图17 timer500ms模块仿真结果
体会：在ISE中新建Testbench文件时，可以选择被仿真模块，然后自动实例化待仿真的模块；Vivado中需要自己手动编写所有代码。 4.5.综合、实现、烧写 4.5.1.约束文件的编写 ISE约束文件格式为ucf，Vivado约束文件为xdc，这是Vivado又一改进。xdc文件是 我的约束文件为：
#In the following the XDC constraint is matched to the
origanal UCF constraint, XDC above, UCF below # Commented
set_property PACKAGE_PIN Y9 [get_ports {iClk}] set_property IOSTANDARD LVCMOS33 [get_ports {iClk}]
#NET GCLK&&&&& &&&&LOC = Y9&&
| IOSTANDARD=LVCMOS33;& #
# Bank 33, Vcco = 3.3V #set_property IOSTANDARD LVCMOS33 [get_ports -filter {
IOBANK == 33 } ] set_property PACKAGE_PIN T22 [get_ports {oLed[0]}] set_property IOSTANDARD LVCMOS33 [get_ports {oLed[0]}] #NET LD0&&&&&&&&&&
LOC = T22& |
IOSTANDARD=LVCMOS33;& # &LD0& set_property PACKAGE_PIN T21 [get_ports {oLed[1]}] set_property IOSTANDARD LVCMOS33 [get_ports {oLed[1]}] #NET LD1&&&&&&&&&&
LOC = T21& |
IOSTANDARD=LVCMOS33;& # &LD1& set_property PACKAGE_PIN U22 [get_ports {oLed[2]}] set_property IOSTANDARD LVCMOS33 [get_ports {oLed[2]}] #NET LD2&&&&&&&&&&
LOC = U22& |
IOSTANDARD=LVCMOS33;& # &LD2& set_property PACKAGE_PIN U21 [get_ports {oLed[3]}] set_property IOSTANDARD LVCMOS33 [get_ports {oLed[3]}] #NET LD3&&&&& &&&&&LOC = U21&
| IOSTANDARD=LVCMOS33;& #
&LD3& set_property PACKAGE_PIN V22 [get_ports {oLed[4]}] set_property IOSTANDARD LVCMOS33 [get_ports {oLed[4]}] #NET LD4&&&&&&&&&&
LOC = V22& |
IOSTANDARD=LVCMOS33;& # &LD4& set_property IOSTANDARD LVCMOS33 [get_ports {oLed[5]}] set_property PACKAGE_PIN W22 [get_ports {oLed[5]}] #NET LD5&&&&&&&&&&
LOC = W22& |
IOSTANDARD=LVCMOS33;& # &LD5& set_property PACKAGE_PIN U19 [get_ports {oLed[6]}] set_property IOSTANDARD LVCMOS33 [get_ports {oLed[6]}] #NET LD6&&&&&&&&&&
LOC = U19& |
IOSTANDARD=LVCMOS33;& # &LD6& set_property IOSTANDARD LVCMOS33 [get_ports {oLed[7]}] set_property PACKAGE_PIN U14 [get_ports {oLed[7]}] #NET LD7&&&&&&&&&&
LOC = U14& |
IOSTANDARD=LVCMOS33;& # &LD7&
# Bank 34, Vcco = Vadj #set_property IOSTANDARD LVCMOS18 [get_ports -filter {
IOBANK == 34 } ] set_property IOSTANDARD LVCMOS18 [get_ports {iRst_n}] set_property PACKAGE_PIN P16 [get_ports {iRst_n}] #NET BTNC&&&&&&&&&
LOC = P16& |
IOSTANDARD=LVCMOS18;& # &BTNC&
注释写的很清楚了，和ZedBoard的ucf文件是一一对应的，很容易理解。 不过关于约束的编写也不是这么简单能说的清的，后续还需要进一步学习。如果快速入门的话，可以参考模版文件，模板文件如图18所示：
图18 模板文件的使用
注意要选中Templates子选项卡（位于Sources旁边），然后点开红色方框内的xdc文件夹，找到自己想要进行的约束，然后可以看到参考语句，预览结果在上图绿色直线上方。 同样的，还有verilog、vhdl、Testbench等文件的参考语句，需要时可以参考，从而提高代码编辑效率。 4.5.2.综合、实现、烧写
综合、实现的菜单在Flow Navigator中，如果想分开执行，分别点击即可。为了方便，可以直接选择“Generate Bitstream”。除错，直到成功为止。 烧写有两种方式，一种是通过impact，一种是通过SDK Tools菜单下的Progress FPGA指令实现 4.5.3.本节体验： 从主观感觉上来说，对于简单的设计，ISE在综合、实现的时间上要比Vivado短。 4.6.实验现象 传个视频玩一玩。
5.小结 通过本次学习，基本掌握了Vivado做纯逻辑开发的流程，Vivado做逻辑开发较ISE而言稍微，在操作上稍微有点繁琐，但也有方便之处，可谓各有千秋吧。
6.隐藏的小问题 设计存在两处小问题，我没有改，有兴趣的童鞋可以看看在哪里。
版权声明：本文由博主“cuter”发布。欢迎转载，但不得擅自更改博文内容，也不得用于任何盈利目的。转载时不得删除作者简介和版权声明。如有盗用而不说明出处引起的版权纠纷，由盗用者自负。博客官方地址：ChinaAET：EDN China：&
关注微信公众号匿名用户不能发表回复！|
每天回帖即可获得10分可用分！小技巧：
你还可以输入10000个字符
(Ctrl+Enter)
请遵守CSDN，不得违反国家法律法规。
转载文章请注明出自“CSDN（www.csdn.net）”。如是商业用途请联系原作者。vivado安装 - FPGA/CPLD - 电子工程世界-论坛
后使用快捷导航没有帐号？
请完成以下验证码
查看: 4765|回复: 10
vivado安装
在线时间3431 小时
威望3886分
芯币23472枚
E金币255枚
TA的帖子TA的资源
本帖最后由 白丁 于
19:19 编辑
1.点击xsetup，ignore，ignore，next
搜狗截图59.png (144.9 KB, 下载次数: 3)
19:13 上传
2.全部 i agree， next
2.png (103.8 KB, 下载次数: 3)
19:13 上传
3.选择一个想要安装的版本，next
3.png (91.04 KB, 下载次数: 3)
19:13 上传
4.选择要安装的工具、器件，next
4.png (100.54 KB, 下载次数: 3)
19:14 上传
5.选择路径，install，安装刚才的选择版本器件及工具要22+G，也是够了，
这里注意不仅安装路径不能有中文，而且安装包文件路径也不能有中文，有中文会提示某某文件打开错误，
出现这个问题也有可能是我存放安装包的磁盘分区快满了，安装中需要解压，磁盘分区不够了吧，换了个没有中文且空间较大的磁盘分区
5.png (89 KB, 下载次数: 2)
19:14 上传
6.png (123.74 KB, 下载次数: 1)
19:15 上传
安装界面，时间相当长得半个小时
7.png (367.64 KB, 下载次数: 1)
19:16 上传
安装驱动，确定
8.png (333.92 KB, 下载次数: 1)
19:16 上传
9.png (50.23 KB, 下载次数: 2)
19:16 上传
license管理器，先关闭
10.png (106.28 KB, 下载次数: 1)
19:16 上传
让设置matlab路径，找到之后说不支持这个matlab版本，记得我装的是matlab2011b，可能版本比较老吧，先不管他
11.png (64.29 KB, 下载次数: 3)
19:16 上传
在线时间3431 小时
威望3886分
芯币23472枚
E金币255枚
TA的帖子TA的资源
安装之后桌面出现四个图标
搜狗截图31.png (215.85 KB, 下载次数: 1)
19:21 上传
在线时间3431 小时
威望3886分
芯币23472枚
E金币255枚
TA的帖子TA的资源
搜狗截图46.png (137.71 KB, 下载次数: 0)
19:25 上传
搜狗截图11.png (141.69 KB, 下载次数: 1)
19:28 上传
在线时间485 小时
TA的帖子TA的资源
一粒金砂（高级）, 积分 369, 距离下一级还需 131 积分
一粒金砂（高级）, 积分 369, 距离下一级还需 131 积分
现在的开发包都这么大，貌似新版的vs 30+G而且必须安装到c盘&
物致DIY 期待您的到来~
在线时间3431 小时
威望3886分
芯币23472枚
E金币255枚
TA的帖子TA的资源
废话了好几楼
接下来尝试和谐之
在vivado 2015.4的help-&manage license或者在开始-&所有程序-&xilinx design tools-&vivado 2015.4-&manage xilinx license
搜狗截图03.png (84.09 KB, 下载次数: 2)
19:43 上传
crack包里的license文件
搜狗截图46.png (143.5 KB, 下载次数: 3)
19:46 上传
看截止日期大部分是永久permanent，但有几个到22-dec-2016，不知道为啥
这时候关闭license manager
将crack包里的文件按照文件路径拷贝到安装路径下的对应路径
(7.56 MB, 下载次数: 83)
19:53 上传
点击文件名下载附件
在线时间3431 小时
威望3886分
芯币23472枚
E金币255枚
TA的帖子TA的资源
现在的开发包都这么大，貌似新版的vs&&30+G而且必须安装到c盘
在线时间459 小时
TA的帖子TA的资源
一粒金砂（高级）, 积分 364, 距离下一级还需 136 积分
一粒金砂（高级）, 积分 364, 距离下一级还需 136 积分
11.jpg (11.42 KB, 下载次数: 1)
23:20 上传
2015，挺新嘛，我还是用2014的。
2014是不是有永久的破解？这个最新版只破到10月份&
在线时间3431 小时
威望3886分
芯币23472枚
E金币255枚
TA的帖子TA的资源
2015，挺新嘛，我还是用2014的。
2014是不是有永久的破解？这个最新版只破到10月份
在线时间0 小时
TA的帖子TA的资源
一粒金砂（初级）, 积分 0, 距离下一级还需 5 积分
一粒金砂（初级）, 积分 0, 距离下一级还需 5 积分
请教大神，安装到最后出现这个东西是什么原因？
(18.39 KB, 下载次数: 2)
10:19 上传
请教大神，安装到最后出现这个是什么原因?
在线时间3 小时
TA的帖子TA的资源
一粒金砂（初级）, 积分 4, 距离下一级还需 1 积分
一粒金砂（初级）, 积分 4, 距离下一级还需 1 积分
您好，我安装的时候遇到了同样的问题，麻烦您能告诉我怎么解决的吗？QQ：
描述一下版本号，系统版本，如果按照步骤来还是出现问题的话，就要考虑系统与软件版本的问题了，可以换个不同版本的安装包试试&
在线时间3431 小时
威望3886分
芯币23472枚
E金币255枚
TA的帖子TA的资源
您好，我安装的时候遇到了同样的问题，麻烦您能告诉我怎么解决的吗？QQ：
描述一下版本号，系统版本，如果按照步骤来还是出现问题的话，就要考虑系统与软件版本的问题了，可以换个不同版本的安装包试试
EEWORLD 官方微信
EE福利 唾手可得
Powered by谢谢，Vivado Rodin_Synthesis Rodin_Implementation Rodin_SystemBuilder
UID800556&帖子118&精华0&积分25686&资产25686 信元&发贴收入975 信元&推广收入0 信元&附件收入18321 信元&下载支出6024 信元&阅读权限80&在线时间747 小时&注册时间&最后登录&
兄弟这个软件在哪下载 啊
UID236013&帖子1101&精华0&积分1747&资产1747 信元&发贴收入5820 信元&推广收入0 信元&附件收入1463 信元&下载支出7553 信元&阅读权限30&在线时间216 小时&注册时间&最后登录&
nieyang_eda
新版ISE包含了。去官网下吧。
UID829117&帖子193&精华0&积分113&资产113 信元&发贴收入990 信元&推广收入0 信元&附件收入0 信元&下载支出1143 信元&阅读权限10&在线时间108 小时&注册时间&最后登录&
great great
UID829117&帖子193&精华0&积分113&资产113 信元&发贴收入990 信元&推广收入0 信元&附件收入0 信元&下载支出1143 信元&阅读权限10&在线时间108 小时&注册时间&最后登录&
Could you pls. teach how to use this license? I've tried to use the file alone but the license manager didn't seem it is valid
UID586636&帖子661&精华0&积分251447&资产251447 信元&发贴收入9990 信元&推广收入1440 信元&附件收入232403 信元&下载支出42837 信元&阅读权限120&在线时间7307 小时&注册时间&最后登录&
目测，与隔壁的完全一样
UID98486&帖子320&精华0&积分71182&资产71182 信元&发贴收入1770 信元&推广收入0 信元&附件收入31076 信元&下载支出8182 信元&阅读权限90&在线时间2942 小时&注册时间&最后登录&
这个license只有一半，我测试过了，feature应该可以用，^_^
UID829117&帖子193&精华0&积分113&资产113 信元&发贴收入990 信元&推广收入0 信元&附件收入0 信元&下载支出1143 信元&阅读权限10&在线时间108 小时&注册时间&最后登录&
seth0001, I've tried to use the file as a license file but the license manager didn't recognise it. Could you tell me how you've tried?
UID98486&帖子320&精华0&积分71182&资产71182 信元&发贴收入1770 信元&推广收入0 信元&附件收入31076 信元&下载支出8182 信元&阅读权限90&在线时间2942 小时&注册时间&最后登录&
附件: 您需要才可以下载或查看附件。没有帐号？
[通过 QQ、MSN 分享给朋友]
【指导单位】工业和信息化部 中国科学院 中国科学技术协会 福建省人民政府
【主办单位】中国电子学会设计流程指导手册 (含安装流程与仿真)_百度文库
两大类热门资源免费畅读
续费一年阅读会员，立省24元！
设计流程指导手册 (含安装流程与仿真)
阅读已结束，下载文档到电脑
想免费下载更多文档？
定制HR最喜欢的简历
下载文档到电脑，方便使用
还剩31页未读，继续阅读
定制HR最喜欢的简历
你可能喜欢