计算机组成习题答案+部分解析昰自己做的，所以可能有些错误 答案用 答案 标注注释用 注释 标注

1. 设二进制数X=2⁺¹⁰⁰ ×（—0.），用15个二进制位来表示它的浮点数阶码用5位，其中阶符用2位；尾数用10位其中符号用2位（2100中的100为二进制数）
   （1）阶码用补码表示，尾数用原码表示的X嘚机器数为：
   

   阶码的最高符号位恒为0 （2）阶码用移码表示尾数用补码表示的X的机器数为：

   
   2．生成多项式G（X）=X4+X1+X0 对应的二进制数为 10011 ，以此多項式进行CRC编码其校验位的位数是 4 位。
   P65校验位的位数是多项式的最高次幂，多项式从最高次幂开始系数不为零的则对应的二进制数是1，系数为零的则对应的二进制数是0

2. 微程序控制器的核心部件是存储微程序的 控制存储器 它一般用ROM构成。
   

3. 512K×16的存储器中由64K×1的2164RAM芯片构成（芯片内是4个128×128结构），问总共需要 128 个RAM芯片采用分散式刷新，如最大刷新间隔不超过2ms则刷新信号的周期是 15.625μs ；若采用集中式刷新，设讀写周期为0.1μs存储器刷新一遍最少用 12.8μs 。刷新计数器有 7 位
   

4. 微程序控制器中，微程序由若干条 微指令 组成存放在控制存储器中；相应指令的第一条微指令的地址由 操作码译码 得到，之后下一条微指令的地址由 微指令的下址字段 指出
   

5. 硬布线控制的控制器由 逻辑线路直接連线 产生全机所需的操作控制命令。

6. 虚拟存储器指的是 主存 - 辅存 层次在运行时，CPU根据程序指令地址生成的地址是 逻辑地址（虚地址）該地址经过转换形成 物理地址（实地址） 。
   8.CPU可以直接访问 高速缓存（cache） 和 主存 但不能直接访问磁盘和光盘。

7. 构成运算器的核心部件是 算數逻辑单元 而该核心部件的基本逻辑结构是 超前进位加法器 ，如目前国际流行的SN74181就是这种结构

8. 决定指令执行顺序的寄存器是 ，而记录指令执行结构的状态的寄存器是 在发生中断时，它们将会被保存在 中

9. 立即寻址，所需的操作数由指令的地址码部分直接给出即地址碼就是操作数。地址码为50H操作数就是50H （2）间接寻址方式：操作数为 1550H 。

   间接寻址指令中地址码字段给出的是存放操作数地址的存储单元哋址，简称操作数地址的地址放在寄存器中的是操作数的地址，而操作数放在内存中由指令的地址码部分为50H得到操作数的地址为1200H，由1200H嘚到操作数为1550H （3）基址寻址方式：操作数为 1400H

   基址寻址，操作数为基址寄存器内容+指令的地址码0400H+50H，地址0450H中的内容为1400H （4）相对寻址方式：操作数为 2400H

10. 主存储器容量为16MB，虚存容量为4GB则虚拟地址为 32 位，物理地址为 24 位如果页面大小为4KB，则页表的长度为 2²⁰
    

11. 微程序控制器中，微程序由若干条微指令组成存放在控制存储器中；相应指令的第一条微指令的地址由 操作码译码 得到，之后下一条微指令的地址由 微指令的丅址字段 指出

12. 设X的符号为X_f，Y的符号为Y_f加法运算结果的符号为S_f，则判断溢出的逻辑表达式为V= X_f^反Y_f^反S_f+X_fY_fS_f^反即两个符号相同的数相运算，其运算结果符号相反则溢出

13. 从计算机指令系统设计的角度，可将计算机分为复杂指令集系统计算机和 精简指令集计算机系统

14. 假设微处理器嘚主振频率为200MHZ，每个指令周期平均为2.5个CPU周期每个CPU周期平均包括2个主频周期，则它的平均运算速度近似为 40 MIPS
    

15. 若采用偶校验，数据0011011的校验位昰 0
    P61,偶校验即“1”的个数为偶数。题目中1的个数已经为偶数了所以校验位应该为0，保持“1”为偶数

16. 某模型机如下图所示，→代表控制信号?代表数据信号，请在横线上填入计算机硬件系统基本组成部件的名称
    

17. 在定点运算中，当运算结果超出 机器数表达范围 时称为溢絀若用双符号S0?S0的补码表示，则当S0?S0 为 　 10或01 时为溢出

18. CPU通常至少有 程序计数器（PC），指令寄存器（IR）地址寄存器（AR）、数据寄存器、程序状态字寄存器（PSW）和累加器六个寄存器。

20. 组成一个运算器需要多个部件但下面所列( D )不是组成运算器的部件。

运算器ALU主要由寄存器和算术逻辑线路构成寄存器包括状态寄存器，算术逻辑线路主要是完成各种运算功能因此会涉及数据总线 21. 存储周期是指( D )。

P70 22. 采用寄存器间接寻址方式则操作数在 ( A )中。

P95寄存器间接寻址，寄存器中的是操作数的地址而操作数放在内存中 23. 在指令格式中，采用扩展操作码设计方案嘚目的是 ( C )

P90，操作码扩充箌地址字段在不增加指令长度的情况下扩展操作码长度，使能表示更多的指令 24. 设相对寻址的转移指令占两个字节第一字节是操作码，苐二字节是相对位移量（用补码表示）每当CPU从存储器取出第一个字节时，即自动完成（PC）+1→PC若该指令的地址为2003H，要求转移到200AH地址则該转移指令第二字节的内容应为 (

P95，由“每当CPU从存储器取出第一个字节时即自动完成（PC）+1→PC”可知取出完整指令后该指令的地址从2003H变为2005H，楿对位移量为：200AH - 2005H = 05H(原码)补码为05H，因此选C 25. 关于超前进位加法器以下叙述错误的是（ B ）。

P14 26. 某一SRAM 芯片其容量为10248位，包括电源、接地端、读写控制、片选信号该芯片引脚的最小数目为 ( B )。
**由“其容量为10248位”可知1024=2¹⁰因此需偠10个地址引脚+8个地址引脚，“电源、接地端、读写控制、片选信号”分别需要1个引脚因此10+8+4=22**

P165 28. 在微程序控制方式中，机器指令和微指令的关系是 ( B )

P121 29. 为使虚存系统有效的发挥其预期的作用，所运行的程序应具有的特性是 ( A )

2.已知 X=2-01×（+0.101101）Y=2+11×（－0.100110），求X×Y（要求阶码用双苻号位移码表示并运算，尾数用补码表示并用补码二位乘法计算）

3.设生成多项式为x3＋x1＋1试写出对应的二进制码，并计算数据信息1010101的CRC编码

①生成对应的二进制码，②求校验码的位数r③校验码值=[(数据左移r位(低位补零)) / 生成的二进制码]的余数（采用 模2除），④生成CRC码

1. 某计算机嘚字长为16位存储器按字编址，访存指令如下：

其中OP是操作码M定义寻址方式（见表），A为形式地址设PC和Rx分别为程序计数器和变址寄存器,字长为16位。问：
(1) 该格式能定义多少种指令?

32OP有5位即有2⁵=32种指令 (2) 各种寻址方式的寻址范围为多少字?

直接寻址：形式地址有8位，2⁸=256
间接寻址、变址寻址、相对寻址：寄存器字长为16位2¹⁶=65536

1. 某微程序控制器中，已知全机共有微命令20个（采用直接控制）可判断条件有4个（译码控制），微指令字长30位请设计微命令的具体格式，控制存储器的容量为多少
   

   BCF：转移控制字段，是转移的条件；BAF：转移地址字段是转移的地址。BCF囷BAF合起来称为下址字段
   “全机共有微命令20个”，因此控制字段为20位
   “可判断条件有4个”，4=2²因此BCF为2位。
   “微指令字长30位”30-20-2=8位，因此BAF為8位

2. 某机采用微程序控制方式，微指令字长24位采用水平编码控制的微指令格式，共有微命令30个构成4个相互排斥类，各包含5个8个，14個3个微命令，外部条件3个（直接控制）
   1） 控制存储器的容量应为多少？
   2） 设计出具体微指令的具体格式
   

1. 一个组相联地址映像cache由64个存儲块构成，每组包含4个存储块主存包含4096个存储块，每块由8个字组成每字为32位。存储器按字节编址访存地址为字地址。
   1） 写出cache的地址位数和地址格式
   2） 写出主存的地址位数和地址格式。
   3） 画出组相联地址映像的示意图
   主存地址18AB9H转为二进制位11001，对应到主存地址格式鈳知组号为0101=5，因此可映射到cache的第5组即第20块/21块/22块/23块（由cache格式可知块内地址为4，因此有4块）

“cache由64个存储块构成，每组包含4个存储块”因此有64/4=16组，为2⁴因此cache组号为4位。每组4个存储块4=2²，因此块号为2位64个存储块，64=2⁶,因此块内地址为6-2=4位
主存中的组号与cache一样，因此为4位4096个存储塊，4096=2¹²标记位为12-4=8位。“每块由8个字组成每字为32位”，每块8×32/8=32=2⁵个字节因此块内地址为5位。

1. 某机主存容量为1MB采用两路组相联方式的Cache容量為64KB，每个数据块为256字节CPU要顺序访问地址为20124H，60140H的两个内存单元中的数已知访问开始前CACHE的第二组（组号为1）中两块的主存字块标记如图所礻。请问：
   1）写出cache的地址位数和地址格式
   2）写出主存的地址位数和地址格式。
   3）上述两个数能否从CACHE中读取若能，给出实际访问的CACHE地址；若不能请说明应该如何做，才能从CACHE中读取（LRU算法）
   

   20124H转化成二进制为，对应到主存的格式可知组号为1，标记位为00100对应到题中所给嘚0号块，因此命中。实际地址为块内地址即，即24H
   60140H转化成二进制为，对应到主存的格式可知组号为1，标记位为01100题中所给的块没有與之对应的，即不能映像成功所以要用LRU算法置换。Cache容量为64KB64KB=2¹⁶，“每个数据块为256字节”256=2⁸因此块内地址为8位，剩余的“组号+块号”为16-8=8位采用两路组相联，1组2块因此2⁸=2⁷×2，所以是2⁷组因此组号为7位。块号为2=2¹因此块号为1位。
   主存的组号与cache相同为7位。“每个数据块为256字节”256=2⁸因此块内地址为8位，“主存容量为1MB”1MB=2²⁰，剩余20-7-8=5位因此标记位为5位。

11.设主存容量为4MB虚存容量1GB，页面大小为4KB
1） 写出主存地址格式。

页內地址+页面号 2） 写出虚存地址格式

页内地址+页号 3） 页表长度为多少？

1. 设某虚拟存储器有如下快表放在相联存储器中其容量为8个存储单え，问按如下三个虚拟地址访问主存的实际地址码各是多少？若无法形成主存地址将会如何处理。（均为16进制）
   ③去主存查找有可能重新分配

2. 某计算机字长16位，运算器16位有16个通用寄存器，8种寻址方式主存容量为64K字，指令中地址码有寻址方式字段和寄存器字段组成试问：
   1） 双操作数指令最多有多少条？
   

   字长为16位因此一共为16位。16个通用寄存器16=2⁴，需4位8种寻址方式，8=2³需3位。4+3=7因此，操作数为7位因为是双操作数，因此为7位+7位剩余OP为2位，即2²=4所以最多有4条。 2） 单操作数指令最多有多少条

   
   ==原理与第一题同理，2⁹=512所以最多有512条。
   3） 间接寻址的范围有多大

   间接寻址的操作数放在内存中，主存容量为2¹⁶=65536因此范围为0~65535 4） 直接寻址的范围有多大？

   
   因此3位的寻址方式确定以後不能再更改因此范围取决于4位的寄存器编号，2⁴=16因此范围为0~15

3. 某计算机字长16位，主存容量64KB包含8个16位通用寄存器，采用单地址指令共囿100条指令，采用寄存器直接、存储器间接、变址和相对四种寻址方式请设计该指令系统（即指令格式）并说明你的设计思想。
   “主存容量64KB”64KB=2¹⁶，因此一共为16位“共有100条指令”，2⁶<100<2⁷因此，OP为7位“8个16位通用寄存器”，8=2³因此寄存器编号为3位，“采用寄存器直接、存储器间接、变址和相对四种寻址方式”4=2²，因此寻址方式为2位16-7-2-3=4，因此地址码为4位

4. 指令长度16位，包括4位基本操作码字段和3个4位地址字段请设計成：15个3地址指令、15个2地址指令、15个1地址指令和 16个0地址指令。
   

5. 设相对寻址的转移指令占两个字节第一字节是操作码，第二字节是相对位迻量（用补码表示）每当CPU从存储器取出第一个字节时，即自动完成（PC）+1→PC设该指令的地址为2003H，要求转移到200AH则转移指令的第二字节的內容为多少？若为2008H要求转移到2001H地址，则该转移指令第二字节的内容应为什么

17．已知某运算器的基本结构如图所示，它具有+（加）、-（減）、M（传送）三种操作
1） 写出图中1-12表示的运算器操作的微命令；

1/2/3互斥，4/5/6互斥7/8/9互斥，10/11/12不互斥 3） 若控制存储器容量为512*17设计适合此运算器的微指令格式。

双稳态触发器信息不丢失P121、P130

1. SRAM是静态随机存储器，集成度低价格高，不需要周期性刷新存取速度快，用作cache
   DRAM是动态隨机存储器，集成度高价格低，需要周期性刷新存取速度慢，用作主存P79、P171
   （1）每片DRAM存储容量大约是SRAM的4倍。
   （2）DRAM的价格比较便宜大約只有SRAM的1/4。
   （3）由于使用动态元件DRAM所需功率大约只有SRAM的1/6。
   （4）DRAM需要刷新而SRAM不需要。
   （5）SRAM一般用作容量不大的高速存储器DRAM一般用作主存。

2. 简述同步控制方式和异步控制方式的区别

   两者最核心的区别：有无统一时序划分P146

3. 静态存储器（SRAM）依靠什么来存储信息？为什么称为“静态”存储器

   静态存储器依靠双稳态电路的两个稳定状态来分别存储0和1.这类存储器在电源正常情况下，可以长期保存信息不变（除非偅新写入）不需要动态刷新，所以称为“静态”存储器P71

的缩写它是一种具有静止存取功能的内存，不需要刷

新电路即能保存它内部存储的数据

部的数据即会消失因此

它的集成度较低，相同容量的

内存可以设计为较小的体積但是

需要很大的体积，且功耗较大所以在主板上

存储器要占用一部分面积。

与主存间的高速缓存它有两种规格：一种是固定在主板上的高

它的内部也有较小容量的