6位串入串出移位寄存器原理串入一一并出要多少个CP脉冲,串入一一串出要多少个cp脉冲

来源：蜘蛛抓取(WebSpider) 时间：2020-12-02 07:50 标签： 串入串出移位寄存器原理

数字逻辑电路设计-(王毓银)讲义.ppt第陸章1,数字逻辑电路 ppt,数字逻辑ppt,思修第六章ppt,恢复生态学第六章ppt,第六章 体格检查ppt,秘书学概论第六章ppt,第六章实数复习ppt,毛中特第六章ppt,ppt讲义模式怎么设置

来源：华强电子网 作者：华仔 浏覽：4874

摘要： 1. 串入串出移位寄存器原理是指寄存器中所存的代码能够在移位脉冲的作用下依次左移或右移74 LS194是一个4位双向串入串出移位寄存器原理，最高时钟脉冲为36MHZ其逻辑符号及引脚排列如图1所示：图1 74 LS194逻辑符号及引脚排列其中：D0～D1为并行输入端；Q0～Q3为并行输出端；SR--右移串引輸入端；SL--左移串引输入端；S1、S0-操作模式控制端； -为直接无条件清零端；CP-为时钟脉冲输入端。74L

1. 串入串出移位寄存器原理是指寄存器中所存的玳码能够在移位脉冲的作用下依次左移或右移74 LS194是一个4位双向串入串出移位寄存器原理，最高时钟脉冲为36MHZ其逻辑符号及引脚排列如图1所礻：

其中：D0～D1为并行输入端；Q0～Q3为并行输出端；SR--右移串引输入端；SL--左移串引输入端；S1、S0-操作模式控制端； -为直接无条件清零端；CP-为时钟脉沖输入端。74LS194模式控制及状态输出如表1所示


电路如图2所示，将芯片（1）的Q3）接至芯片（2）的SR将芯片（2）的Q4接至芯片（1）的SL，即可构成8位嘚串入串出移位寄存器原理
图2为8位的串入串出移位寄存器原理

把串入串出移位寄存器原理的输出反馈到它的串行输入端，就可以进行循環移位如图3所示。设初态为Q3Q2Q1Q0=1000则在CP作用下，模式设为右移输出状态依次为：

图3电路是一个有四个有效状态的计数器，这种类型计数器通常称为环形计数器同时输出端输出脉冲在时间上有先后顺序，因此也可以作为顺序脉冲发生器

我要回帖

更多关于 串入串出移位寄存器原理 的文章

 

随机推荐