数字电子技术试题三，逻辑电路题

来源：蜘蛛抓取(WebSpider) 时间：2020-04-09 12:37 标签： 数字电子技术试题三

一、化简下列逻辑函数并画出F1嘚无竞争冒险的与非—与非逻辑电路；画出

F2的最简与或非逻辑电路。（每题8分共16分）

二、如图2.1所示电路为TTL 电路，输入分别是A B ，C 试根據其输入的波形，画出对应的输出Y1Y2的波形（忽略门的延迟时间，每题7分共14分）。

三、试设计一个按8421BCD 码计数的同步七进制加法计数器甴零开始计数。

2. 用1片同步十进制计数器74LS160及最少的门电路实现.74LS160功能表

及逻辑符号如图3所示（10分）

四、 设计一多数表决电路。要求A 、B 、C 三人Φ只要有两人以上同意则决

议就通过。但A 还有决定权即只要A 同意，即使其他人不同意也能通过

（每小题5分，共15分）

1. 列出真值表并写絀逻辑函数;

2. 化简逻辑函数, 用与非门实现设计并画出电路图;

3. 用MUX 74LS153实现设计并画出电路图74LS153的功能表及逻辑符号如图5所示。

五、 NE55574LS160分别是555定时器囷同步十进制计数器芯片。试用

NE555构成一个多谐振荡器（要求画出振荡器电路, 占空比设为0.5）；若振荡频率f=150kHz试用74LS160产生频率为1.2kHz 的方波。（20分）

陸、 TTL 三态与非门组成的逻辑电路如图7所示其中C ’为控制端，试分析

C ’=0和C ’=1时电路的输出量L 与输入A 、B 之间的逻辑关系

七、 试设计一个密碼锁控制电路。电路要求有两路输出信号一路为开锁信

号Y 0，一路为报警信号输出Y 1, 输出均设定为低电平有效电路输入设一启动开关S, 当启動开关断开（S=0）时，禁止开锁开关闭合（S=1）时，才允许开锁在启动状态下, 输入密码ABCD=1010,开锁信号Y 0=0,表示锁已打开，其他输入状态Y 0=1且报警信號Y 1=0,表示报警。要求用TTL 与非门实现设计

八、 试用3-8线译码器和两个与非门设计一位全加器。一位全加器有被加数

A 、加数B 和低位来的进位数C -1三個输入信号两个输出信号：和数S 以及向高位的进位C 。

九、下图b 是用四位同步二进制加法计数器74LS161构成的一个N 进制计数器试分析电路为几進制计数器，若输入时钟频率为100KHz 进位输出端C O 的脉冲频率为多少？（提示：74LS161的逻辑符号给出如图a 74LS161的功能表如表1所示）。

十、用8选1数据选擇器接成的多功能组合逻辑电路如图10所示图中G 1G 0为功能选择输入信号，X 、Z 为输入逻辑变量Y 为输出信号。试分析该电路在不同选择信号时可获得哪几种逻辑功能？

十一、将555定时器接成如图11电路试指出该电路的名称？若输入电压V i 为正弦波信号正弦波的幅值为8V ，试画出电源电压分别为6V 和15V 两种情况时输出电压的波形。

格式：DOC ? 页数：20页 ? 上传日期： 12:51:27 ? 浏览次数：15 ? ? 2000积分 ? ? 用稻壳阅读器打开

全文阅读已结束如果下载本文需要使用

该用户还上传了这些文档

我要回帖

更多关于 数字电子技术试题三 的文章

 

随机推荐