您所在位置： &
&nbsp&&nbsp&nbsp&&nbsp
无线移动通信终端用射频集成电路的发展与展望.pdf 7页
本文档一共被下载：
次 ,您可全文免费在线阅读后下载本文档。
下载提示
1.本站不保证该用户上传的文档完整性，不预览、不比对内容而直接下载产生的反悔问题本站不予受理。
2.该文档所得收入(下载+内容+预览三)归上传者、原创者。
3.登录后可充值，立即自动返金币，充值渠道很便利
需要金币：100 &&
你可能关注的文档：
··········
··········
无线移动通信终端用射频集成电路的发展与展望
哈尔滨工业大学电子与通信工程系
哈尔滨市西大直街92 号工大主楼336 信箱(150001)
Email:qwu@
摘要 随着第三代移动通信体制的开始 对新一代无线通信射频集成电路 RFIC
的性能 材料和
工艺等都提出了新的技术要求 本文总结了无线通信移动终端RFIC 的发展历程和现状 对关键技术进行
了探讨 最后展望了未来的发展前景
在近十年来 通信技术以惊人的速度发展 而射频无线移动通信技术的发展显得尤为迅猛 射频 Radio
frequency 在无线电传输应用中指的是 10KHz 至 100GHz
的频谱范围
目前在无线通信技术领域 射
频多指800MHz 至2.5GHz 的频率范围通信系统的应用 射频技术在当今各个领域得到广泛应用 如 高
速语音 数据 图文与图像传输 蜂窝式个人通信与基地站 低轨道卫星移动通信 无线局域网 无线
接入系统 包括 Bluetooth
全球卫星定位系统 卫星直播电视和多点多址分布系统等 另一个重要的市
场则是智能交通系统 如 道路交通状况的监测 汽车防撞雷达 智能化运输系统ITS(Intelligent Transport
Systems) 如 高速公路自动收费 车 船跟踪 停车场管理 高级驾驶导航 和多媒体移动接入通信系
Multimedia
Communication
Systems 如超高速LAN 高速Wireless
等 此外 也广泛应用于空间电子 雷达 卫星 民航系统 电子对抗等多种尖端科技中 80
在商用无线通信市场出现之前 大多数RF
电路设计都是服务于军事应用的 此后 军用市场开始衰退
而无线通信市场则以指数规律增长 用于商用无线通信产品的RFIC 最重要的就是实现低成本 这就要求
基片尺寸小 工艺简单 封装便宜[2]
世纪将是信息技术高度发展的时代 以微电子为基础的电子技术是推动信息技术发展的物质基础
集成电路是微电子的核心和主体 也是电子信息产业的基础 微电子产业是一个战略性产业 如果没有
自己的微电子产业 就会失去战略主动地位 当前国际上集成电路竞争非常激烈 其一是商业上的竞争
发达国家国民经济增长的 65%与集成电路有关 其二是战略主动权方面的竞争 谁掌握了集成电路 谁
就掌握了战略主动权 所以说 集成电路与一个国家的安全和经济发展密切相关 因此 在我国加快射
频集成电路的研究和开发成为刻不容缓的任务
1 无线移动通信发展对RFIC
射频移动通信技术的总趋势是走向高速化 大带宽 移动通信在微电子技术基础上与计算机技术密
切结合 正在产生革命性的飞跃 各种新技术新系统不断涌现 短短的 10
多年间 第一代模拟移动通信
系统已广泛应用 第二代数字移动通信正日益普及 第三代 3G
全球综合移动通信系统也即将面世
为了适应图像编码 话音处理和加强型存储技术 3G
移动通信终端 手机 将比现有的 GSM
复杂得多 3 G 手机将要求集成很多不同的技术 如多个可变速率语音编码器 多频带和宽频带射频部件
不同形式的调制和多址访问以及遵循各种无绳 PCS/PCN
寻呼 传信 蜂窝和卫星通信技术标准的不
同接收机体系结构
在当前高数据传输速率 大频带要求的条件下 接收机要有大的动态范围 而发射机具有高线性度
的信号放大 这些就导致了RFIC 开发者和半导体器件制造技术的激烈竞争 例如 接收机混频器的噪声
降低 但又保持良好的大信号性能 且在不损失系统的灵敏度前提下 适当减小予放大器的增益 为实
现上述的特性 研究人员试图采取多种技术和方法设计RFIC
已报道采用降低混频器输入三阶
正在加载中，请稍后...技术小站：
地点：深圳
时间：11月2日 14:00 - 17:00
地点：深圳
时间：11月8日 13:00 - 17:30
地点：东莞
时间：11月9日 14:00 - 17:00
地点：西安
时间：11月16日 14:00 - 17:00
零基础快速成为Android项目开发工程师
ARM裸机开发实战(第1期加强版)
张飞硬件设计与开发视频教程
从0到1自己动手写嵌入式操作系统
张飞电子视频全套共十部
讲师：灵训教育
讲师：林超文
讲师：李述铜
讲师：张飞
移入鼠标可放大二维码
射频IC行业这么惨的原因到底是什么？ - 全文
来源：矽说 作者：李一雷日 14:53
[导读] 最近，一个高通的资深技术经理在和我聊天的时候感叹射频集成电路在这十几年里的起起落落。他说，她在美国念博士期间（上世纪九十年代末）甚至还没有一本完整的RFIC教科书，那时候怎么做射频电路全靠自己摸索。他毕业后就来了高通，见证了RFIC行业在十年前的盛景，然后转眼间RFIC就成了明日黄花，愿意做这行的新人越来越少，老人则都在担忧会不会被裁员。
　　最近，一个高通的资深技术经理在和我聊天的时候感叹射频集成电路在这十几年里的起起落落。他说，她在美国念博士期间（上世纪九十年代末）甚至还没有一本完整的RFIC教科书，那时候怎么做射频电路全靠自己摸索。他毕业后就来了高通，见证了RFIC行业在十年前的盛景，然后转眼间RFIC就成了明日黄花，愿意做这行的新人越来越少，老人则都在担忧会不会被裁员。&太快了，也就是十几年的事情&，他感叹道。
　　使用分立器件无线电的大哥大电话曾是时尚的象征
　　RFIC行业在这十几年里的变化确实是沧海桑田。
　　时间回到上世纪九十年代，那时候大哥大在中国还要一万多块钱一个，当时的消费者根本不会想到今天我们能用上价廉物美的小米手机。当时手机里的射频电路还是用昂贵的分立器件搭的，很少有人能料到不久以后我们就可以用便宜的CMOS工艺实现RFIC从而把所有的器件都集成在一片芯片上。甚至当时在制定2G的GSM标准时都没有考虑到会有CMOS RFIC这个东西，以至于在GSM标准中相位噪声指标对CMOS电路来说特别苛刻。
　　（到了二十年后的今天，虽然CMOS IC的特征尺寸已经按照摩尔定律从当年的500nm缩小到了今天的16nm，但是GSM收发机的相位噪声指标仍然需要仔细优化才能满足！）
　　事实上，CMOS RFIC在当时确实面临重重困难。
　　例如：如何实现高性能的片上电感？如何用噪声性能很差的CMOS器件实现低噪声放大器？如何用载流子迁移率比较差的CMOS器件实现高频振荡器？
　　然而，正所谓时势造英雄，一批CMOS RFIC的先驱者做了大量漂亮的工作，解决了CMOS RFIC绝大多数的问题。
　　例如，Stanford的Patrick Yue（后来联合创立了Atheros，目前在港科大做教授）和UC Berkeley的Ali Niknejad（目前仍在UC Berkeley当教授）实现了硅基底芯片的高质量片上电感，UCLA的Ahmad Mirzaei（目前在博通，也是笔者的Mentor）和Asad Abidi实现了宽带CMOS片上振荡器，Stanford的Derek Schaeffer（目前在苹果）和Thomas Lee告诉大家如何用CMOS实现低噪声放大器，并且宣布随着CMOS特征尺寸缩小放大器的噪声系数会变好！
　　CMOS RFIC掀起了一场革命，价廉物美的手机从此进入了千家万户，并推动了半导体和通信业界的繁荣。
　　Thomas Lee在2003年出版的经典教科书也见证了RFIC的黄金时代
　　时至今日，RFIC业界的前辈仍然会津津乐道当时的盛景。
　　在美国，二十一世纪初正值互联网泡沫破灭，那时候无数码农一边上班一边自学电路想要转行做模拟/射频电路（&模拟/射频电路越老越吃香，Coding则是吃青春饭&的说法正是那时候出现的），这和现在无数IC工程师一边上班一边刷leetcode想要转行做计算机的情况多么相似！在通讯行业最火的时候，一个做machine learning毕业的博士想要找工作还需要自学Viterbi algorithm等通讯算法以期能够进入高通。那时候电路设计公司野蛮成长，极度缺人，以至于有些工程师毫无电路背景的妻子在培训过一段时间后也能进入设计公司做版图设计！
　　在中国，电路设计的外企刚刚登陆一线城市，正在大规模以高薪招聘有电路相关背景的人才，而且那时候中国房价还没有起来。在那个射频电路的黄金时期，一个硕士毕业在研究生期间做过LNA电路仿真的人就可以轻松进入外企拿每个月1万+的月薪，而那时候上海内环内的平均新房房价甚至不到每平方米到1万！（现在做RFIC的硕士去外企工资还是每个月1万左右，但上海内环新房房价已经超过6万了）
　　在那个时候，大家对于未来的预期是乐观的。通讯标准的定期更新（2G-》3G-》4G&）会推动对满足新标准RFIC的需求，而随着CMOS特征尺寸缩小RFIC的性能会越来越好，从而开拓新的应用市场。因此，RFIC行业完全可以和CPU一样按照摩尔定律发展，市场会越来越大，RF工程师则会随着年龄增大经验越来越丰富从而越来越吃香。
　　然而，现实并没有像 预想的那样美好。RFIC的性能虽然一直在进展，但是利润率却越来越低。高通，博通，美满等业界巨头为了节约成本纷纷合并裁员。RFIC工程师的日子是越来越难过了，许多人更是一边上班一边刷题想转行做程序员。
　　业界巨头联发科毛利率趋势，毛利率50%+的时代是回不去了
　　| RFIC的尴尬现实
　　那么，为什么RFIC的理想与现实差那么多？
　　为了回答这个问题，我们首先需要分析消费者的需求。如果直接问消费者对于RFIC的需求恐怕太过抽象，所以我们不妨先考虑消费者对于无线通讯的需求。
　　就拿WiFi为例，十多年间WiFi的连接速度从802.11b的2Mb/s增长到了如今802.11ac的100Mb/s。然而，各位读者老爷们不妨扪心自问，如果今天把你家里的WiFi从100Mb/s换成2Mb/s，真的会感觉大巨大的区别吗？不妨看一下自己家里的路由器，是不是已经用了很多年都没有换了？对于基本的工作和娱乐（上网聊天，看视频），2Mb/s的无线连接速度已经足够。
　　网络游戏对于上网速度是有要求，但是其要求主要是低延迟（即由远端服务器到本地的路由通畅）而非高带宽，在网络足够顺畅的条件下2Mb/s的带宽足够跑大多数网络游戏。
　　这也是为什么玩游戏网络卡的时候玩家往往会骂电信骂联通抱怨网络垃圾，但从来不会有人去骂博通出品的无线网卡太烂。对于带宽唯一有要求的是下载，可是目前下载速度对于整体用户体验来说只是非常非常小的一部分，毕竟不下载不舒服的人数不多。归根到底，消费者对于无线通讯速度的需求在十年间并没有指数型的增长，在这种情况下又怎么能指望无线通讯硬件（包括RFIC）市场有指数型的增长呢？
　　802.11ac标准WiFi早已支持100Mb/s，可是8Mb/s的中国电信宽带在2016年仍然需要1580元/年，在上层带宽只有8Mb/s的情况下使用100Mb/s的WiFi有什么意义呢？
　　| 上下游企业无法形成合力挖掘需求
　　那么，为什么消费者对无线通讯速度的需求增长如此疲软？其根本原因还是行业的上下游企业并没有形成合力去挖掘消费者的需求。消费者的需求很多时候是藏在地下需要挖掘的。
　　一个很好的例子是触摸屏手机 ，在苹果推出iPhone之前没有人会想到消费者对触摸屏有如此大的需求，而在苹果推出iPhone以后，整个行业都发生了一场革命，从上游的软件行业到下游的触摸屏硬件（包括屏幕和驱动IC）都飞快地拥抱了这种崭新的人机交互模式并且获利颇丰，可谓挖掘消费者需求有钱大家赚的典范。
　　另一个上下游企业合力驱动消费者需求的例子是PC，消费者对PC更新换代的动力不仅来自于硬件增强改善用户体验（处理器芯片更强内存更大），而且来源于软件需求（操作系统更新，软件版本更新还有新游戏都需要更强的硬件）。十年前我曾买了一台PC，主要目的就是跑WinXP开Office聊QQ上网看看新闻。当时我面对顺畅无比的电脑想着&我用这台电脑一不玩游戏二不跑大型软件，应该用上十年没问题吧&。事实证明我太Naive了，Windows更新我可以忽略，新出的五光十色的游戏我可以不玩，可是互联网相关应用逼着我换电脑我却无法抵抗。
　　QQ每升级一次电脑都会卡一点，但是长时间不升级QQ就会因为版本太旧无法登陆。上网也是一样，随着Flash和html5技术持续升级网页特效是越来越好看，但是内存和CPU也是越占越多（现在开一个Gmail邮箱竟然要占几百兆内存，这在十多年前主流内存配置只有512MB的时候是没法想象的）。
　　最后，我也不得不买了台新电脑。这就是上下游企业如何合力驱动消费者进行消费的例子。
　　然而，在无线通讯相关领域，上下游企业并没有形成合力，上下游企业各存小心思有时甚至会互相掣肘。
　　比如，在4G刚刚推出的时候，新闻报道说4G可以实现50Mb/s的高速连接，可是新闻下面最热门的评论既不是在赞叹科技的发展，也不是在盼望早日能用上4G，而是在担心一旦用上了4G会不会一个月的流量瞬间就用完了！
　　换句话说，消费者对于高速无线通讯的需求被运营商高额的流量收费给扼杀了！处于产业链上游的RFIC工程师就这样被下游的老大哥&&电信运营商给坑了。
　　另一个例子是WiFi，只要你用的还是中国电信2Mb/s带宽的小水管，那100Mb/s的802.11ac网卡和路由器对我而言就没有太大意义。
　　自然而然地，App开发者会在设计App的时候避免需要高网络带宽的内容，而用户因为app不需要很大的网络流量所以也意识不到一款支持高速无线上网的手机有什么意义。这样导致的结果就是，RFIC对应的无线通讯模块在手机里面先得不那么重要，只要你能实现打电话，能上4G-LTE就行，至于你可以支持LTE是category 1（10Mb/s）还是category 3（100Mb/s）都不在乎，有时候你把支持的连接速度弄得太高消费者反而担心流量走太快！
　　所以目前市场上主流的手机跑分没有跑无线连接速度的，也极少有手机厂商会以上网速度快为卖点，RFIC就这样被边缘化。
　　相形之下，同样是芯片，Applicaon Processor（AP）就要幸运地多。手机的操作系统，App等等都围绕着AP打转，消费者对手机最关注的指标&快不快&也由AP决定，因此AP也就成了各种跑分竞赛中的关键模块，也是手机最大的卖点。就在各个手机厂商大肆搞跑分竞赛，炒作&核战争&，晒情怀的时候，RFIC被无情地遗忘在角落，甚至手机边角是否圆润在厂商和消费者看来都比RFIC要重要！
　　国内4G资费偏高，如果用100Mb/s的速度全速下载只需1分钟不到即可将138元套餐的流量用完。这种时候，RFIC做得好网络连接速度快不但得不到消费者的肯定反而会引起&会不会一下就把流量用完了&的担忧。
　　| 工程师的血与泪染红了RFIC的红海
　　在消费者由于种种原因不怎么在乎无线通讯性能的情况下，厂商对RFIC的性能要求就是够用就好，&60分万岁多一分浪费&。你千辛万苦把接收机的灵敏度改善了3dB，结果人家消费者并不在意，用你芯片的手机厂商也不会以&手机信号好&来吸引消费者。这时候芯片设计者唯一能做的就是cost down。这年头各种三教九流毫无技术背景的人（做杀毒软件的，做视频网站的，教英语的）都可以做手机，而这些半路出家的老板虽然不懂什么芯片指标，但是人民币毕竟还是认的。
　　可是，cost down之路是异常残酷而且很难回头的。为了占据市场份额不惜降价降低利润率的做法归根到底就是伤敌一千自伤八百，希望在自己流血致死之前能把竞争对手赶出目标市场。更可怕的是，在这场战争中，下游手机厂商已经习惯了低价的芯片，想要指望在把对手都赶走之后再提价提升利润率几乎是不可能的（面板厂商WinTek就是一个陷入红海后无法自拔的极好例子）。
　　目前，联发科，展讯等厂商已经在这场割喉战里打得不可开交，现在连高通都意图加入低端市场的竞争，手机RFIC的红海只会越来越残酷。
　　一旦走了cost down的道路，RF工程师的待遇就不可能好了。毕竟人力开销在IC设计这行是非常重要的成本，因此芯片要cost down工程师的待遇一定也会跟着下降。或者说，工程师表面上工资不降，但是工作时长被无限拉长。对于工程师而言，感觉到到的就是工作时间在变长，收入却没怎么增长。
　　大多数我们这一代RF工程师从小就凭着自己的努力在所有学生中脱颖而出，一路披荆斩棘考入最好的高中，大学和研究生。在报考大学和研究生的时候正是RFIC最火的时候，于是义无反顾地报考了相关专业，然而在十年寒窗后进入一线城市的一流Design House想要凭自己的努力过上幸福而有尊严的生活的时候，却发现一天十二个小时的工作换来的收入在扣掉房贷以后已经所剩无几。
　　RFIC工程师一天十二个小时的工作换来的收入在扣掉房贷以后已经所剩无几
　　这样的日子，希望到底在哪里？其实希望还是有的，芯片业下一个增长点就是新的希望。
　　那么增长点在哪里？请听下回分解。
射频IC相关文章
射频IC相关下载
rfic相关文章
rfic相关下载
cmos相关文章
cmos相关下载
Phononic创始人兼首席执行官Tony Atti博士指出，Phononic打破技术瓶颈，研发出一款小尺寸的半导体制冷芯片，可智能去热加热，该款器件可以广泛应用于电子、...
作为承载万物互联的蓝牙、Wi-Fi、ZigBee等主流的无线传输技术在迎接物联网时代路上正加速更迭，并给细分市场带来更大的应用空间，然而这些技术对同时...
创新实用技术专题
供应链服务
商务及广告合作
Jeffery Guo
关注我们的微信
供应链服务 PCB/IC/PCBA
版权所有 (C) 深圳华强聚丰电子科技有限公司
电信与信息服务业务经营许可证：粤B2-是选择数字集成电路设计还是模拟？还是混合Or射频IC? - FPGA/CPLD - 电子工程世界-论坛
后使用快捷导航没有帐号？
请完成以下验证码
查看: 3153|回复: 8
是选择数字集成电路设计还是模拟？还是混合Or射频IC?
在线时间4 小时
TA的帖子TA的资源
一粒金砂（中级）, 积分 50, 距离下一级还需 150 积分
一粒金砂（中级）, 积分 50, 距离下一级还需 150 积分
小弟研究生被西安电子科技大学 集成电路设计方向录取了& &但是我对数字，模拟，数模混合，射频，这些集成电路设计的区别与难易程度不是太了解？&&大神们能不能给指点一下，从将来前景及选择上，我到底是学什么好点？
在线时间4 小时
TA的帖子TA的资源
一粒金砂（中级）, 积分 50, 距离下一级还需 150 积分
一粒金砂（中级）, 积分 50, 距离下一级还需 150 积分
还有我要学习一下哪些书籍知识？？ 是不是拉闸为 和 贝尔的那两本书？？
在线时间1758 小时
威望43139分
芯币42775枚
E金币1544枚
TA的帖子TA的资源
目前阶段楼主提出的问题并无实际意义，重点知识要看你最终的专业方向，这跟你的导师有关，我在此倒是提醒楼主务必先学好本科阶段的电子技术基础这门课程，特别是模拟部分，去看看美国高校的电子学教材加深一下很有必要。当然，如果只是想在国内的小IC公司混，基础也无所谓，反正都是逆向设计为主，用EDA软件实现，但想真正介入顶尖IC设计行业，首先基础就要打好，然后选择出国去名校IC设计方向读博，这才是追求卓越者的正道。
嗯 谢谢您的回答 我现在在学习夏宇闻老师的那本verilog书 你说的模拟部分是不是模拟电子技术基础？ 还要学习微电子半导体那些知识吗？ 您还有什么建议吗？？ 不胜感激&
在线时间4 小时
TA的帖子TA的资源
一粒金砂（中级）, 积分 50, 距离下一级还需 150 积分
一粒金砂（中级）, 积分 50, 距离下一级还需 150 积分
回复 板凳 chunyang 的帖子
嗯& &&&谢谢您的回答& &我现在在学习夏宇闻老师的那本verilog书& & 你说的模拟部分是不是模拟电子技术基础？&&还要学习微电子半导体那些知识吗？& & 您还有什么建议吗？？&&不胜感激
在线时间1758 小时
威望43139分
芯币42775枚
E金币1544枚
TA的帖子TA的资源
电子技术基础包括模拟部分和数字部分，二者都很重要特别是模拟部分，微电子知识当然也要学好，Verylog属于应用技术而非基础，相较而言，基础更重要。
在线时间252 小时
威望1777分
芯币1536枚
TA的帖子TA的资源
纯净的硅（高级）, 积分 1777, 距离下一级还需 223 积分
纯净的硅（高级）, 积分 1777, 距离下一级还需 223 积分
个人建议搞模拟 。。。
我本科老师建议我搞数字 说数字易入门 工作好找 模拟不好学 我本科是电子信息工程 和微电子相关的不多 我不知道怎么选择
学习的乐趣在于分享。
在线时间1758 小时
威望43139分
芯币42775枚
E金币1544枚
TA的帖子TA的资源
模拟、数字、混合并无高下之分，进入适合自己的企业才最重要。
好的 谢谢您的回答 good people live longer~~&
上传了一些书籍资料，也许有你想要的：
在线时间4 小时
TA的帖子TA的资源
一粒金砂（中级）, 积分 50, 距离下一级还需 150 积分
一粒金砂（中级）, 积分 50, 距离下一级还需 150 积分
回复 6楼 tx_xy 的帖子
我本科老师建议我搞数字 说数字易入门&&工作好找&&模拟不好学& & 我本科是电子信息工程& &和微电子相关的不多& & 我不知道怎么选择& &&&
在线时间4 小时
TA的帖子TA的资源
一粒金砂（中级）, 积分 50, 距离下一级还需 150 积分
一粒金砂（中级）, 积分 50, 距离下一级还需 150 积分
回复 7楼 chunyang 的帖子
好的&&谢谢您的回答&&good people live longer~~
技术导师勋章
论坛威望大于30000或网友提名：坛子里公认的技术导师
月度明星人物：帮助发帖者解决问题，根据回帖质量&数量确定
荣誉会员勋章
曾经的版主且威望大于2000，或对EEWORLD论坛有突出贡献的坛友
EEWORLD 官方微信
EE福利 唾手可得
Powered by集成电路发展趋势三：新材料、新工艺、新方法的不断应用极大提升了现有技术水平
浏览器不支持嵌入式框架，或被配置为不显示嵌入式框架。
---信息产业
集成电路发展趋势三：新材料、新工艺、新方法的不断应用极大提升了现有技术水平
供稿人：杨荣斌
&供稿时间：&&&关键字：
虽然，在未来10-15年间CMOS（互补金属氧化物导体）器件仍是市场上的主体，但是为了达到芯片集成程度的不断提高和性能的进一步提升，新材料、新工艺和新方法已被广泛应用于现有工艺。
（1）设计开始向DFT、DFM、IP核复用方向发展
随着系统的集成度越来越高，传统的设计、制造、测试方面已经受到越来越大的限制，基于可测性设计（DFT, design for test）和可制造性设计（DFM, design for manufacture）的方案是克服这些限制的很好解决方法。设计一般要同时面对两种复杂性――硅复杂性和系统复杂性，即工艺的按比例缩小和新材料、器件的引入带来的复杂性，以及受越来越小特征尺寸和客户对增加功能、降低成本、更短上市时间要求所驱动的晶体管数量的指数增长带来的复杂性。如果按照传统方法设计，必然会带来极高的制造成本、成品率急剧下降、测试成本的指数级增加或根本无法测试等问题。因此，必须在设计时就要考虑产品的可制造性和可测试性。目前，可测试设计和可制造性设计已经广泛应用于深亚微米制造工艺和SOC芯片中。深亚微米的特殊性使器件更容易产生越迁和桥接等故障，为此，新型高速可测试设计成为了保证芯片质量、降低测试成本的关键技术。虽然，可制造性设计并不是最新出现的技术，只是在纳米级技术引起严重成品率问题后才得到了空前的重视。可制造性设计要求在产品设计时，把制造性能作为结构设计的一项评价准则，避免不必要的过高制造要求，从而造成不必要的生产费用浪费。在过去数年间，可制造性设计（主要是分辨率增强技术）一直是保证成品率的关键，今后的发展方向是在设计和制造之间建立更具鲁棒性的通信链路才能获得更高的成品率。集成电路设计与制造在进入纳米时代后已成为密不可分的一个整体，将成为前向设计与制造数据反馈相互融合的一个更加复杂的过程。
由于系统复杂性越来越高，以及对更短上市时间的追求，设计的复杂性也相应成指数性增加，提高设计生产率已经成为集成电路设计业主要目标。其中IP复用设计正在成为越来越多厂商的选择。SOC实现的一个主要基础就是IP复用设计，把已有优化的子系统甚至系统级模块纳入到新的系统设计中，实现集成电路设计能力的飞跃。2002年ITRS修订版认为，设计成本才是对半导体技术可持续发展的最大威胁，并导致设计和生产力之间产生鸿沟。IP复用设计是加快设计进程和降低成本的有效方法。目前，IP复用设计已经在集成电路设计中被广泛应用，而且也形成了专门生产可复用IP核的产业和生产商。可复用IP核根据实现性不同可分为以HDL语言形式提交的软核、经过完全布局布线的网表形式提供，且不能由系统设计者修改的硬核，以及结合了软核硬核两种形式的固核三种。但是也正因为有不同的厂商参与可复用IP核的生产，又缺乏标准借口，造成了目前存在不同可复用IP核之间无法良好对接和可复用IP知识产权交易发展仍较慢的现象。业界也因此成立了多个国际组织推动可复用IP核标准的建立，如VSIA协会、OPENMORE计划等。今后，标准核接口、通信协议的综合、验证和测试轭套等的发展将是可复用IP产业主要解决的方式。
目前正在出现的其他一些新设计方法，如C/C++语言被越来越多的引入到IC系统级设计中，可以较好平衡软件和硬件两个方面的设计需求，而且在面向对象方面有着不可比拟的生产率优势；采用COT设计方法，要求设计者承担物理设计的全部内容，不仅意味着在芯片的内部增加了布局和布线工作，而且COT的设计者还需要负责封装、测试，以及成品率管理；EDA（电子设计自动化）向EDO（电子设计最优化）的转变，EDO并不是EDA的改良，是一种全新的设计思路，是从逻辑和物理两个角度来分析、设计芯片的混合工具。
（2）浸入式光刻技术有了长足的进步
集成电路在制造过程中经历了材料制备、掩膜、光刻、清洗、刻蚀、渗杂、化学机械抛光等多个工序，其中尤以光刻工艺最为关键，决定着制造工艺的先进程度。随着集成电路由微米级向钠米级发展，光刻采用的光波波长也从近紫外（NUV）区间的436nm、365nm波长进入到深紫外（DUV）区间的248nm、193nm波长。目前大部分芯片制造工艺采用了248nm和193nm光刻技术。其中248nm光刻采用的是KrF准分子激光，首先用于0.25μm制造工艺，后来Nikon公司推出NSR-S204B又将其扩展到了0.15μm制造工艺，ASML公司也推出了PAS.E，它提高到可以解决0.13μm制造工艺。193nm光可采用的是ArF激光，目前主要用于0.11um、0.10um，以及90nm的制造工艺上。
1999年版的ITRS曾经预计在0.10um制造工艺中将需要采用157nm的光刻技术，但是目前已经被大大延后了。这主要归功于分辨率提高技术的广泛使用，其中尤以浸入式光刻技术最受关注。浸入式光刻是指在投影镜头与硅片之间用液体充满，以提高光刻工具的折射率，获得更好的分辨率及增大镜头的数值孔径。如193nm光刻机的数值孔径为0.85左右，而采用浸入式技术后，可提高至1.0及以上。基于193nm浸入式光刻技术在2004年取得了长足进展，并有望被使用在未来45nm技术节点中。目前一些主要的集成电路制造商都已经将浸入式光刻技术作为首选。原先预计将在0.10um和90nm制造工艺中采用的157nm光刻技术，已经被193nm浸入式光刻技术所替代。
2003年5月英特尔公司宣布的策略表明，它有意放弃157nm光刻技术，取而代之的是努力延伸和拓展193nm光刻功能，然后使32nm工艺直接进入EUV时代。IBM也在2003年宣布其193nm光刻技术扩展到65nm节点，而157nm光刻技术被挤到了45nm节点。最新的2004年ITRS修订版扩充了193nm浸入式光刻技术的使用范围，并将ArF浸入式光刻技术作为65nm和45nm技术节点的首选，同时还认为浸入式光刻可能成为用于32nm和22nm节点的解决方案。全球主要的光刻设备供应商――ASML、佳能和尼康均已推出了193nm浸入式光刻设备，而且有计划将浸入式技术应用到248nm光刻中。
为了能在下一个技术节点上获得领先，目前一些企业已经开始在部署研制下一代的光刻技术，如远紫外光光刻(EUV)、电子束投影光刻、离子束投影光刻及X射线光刻等。2004年8月英特尔公司宣布已经在EUV光刻上取得重要进展，安装了全球第一套商用EUV光刻工具，并建立了一条EUV掩模试产线，表明该技术已从研发阶段进入试用阶段，预计在2009年的32nm工艺中将会被广泛应用。
（3）封装业积极应对无铅化要求
近年来集成电路封装技术发展非常迅速，很多新技术和新材料被引入，但是目前集成电路封装业遇到的最大挑战之一就是如何应对欧盟日开始执行的产品无铅化法案。
2004年8月欧盟根据2002年通过的《关于报废电子电器设备指令》（WEEE）和《关于在电子电器设备中禁止使用某些有害物质指令》（ROHS）正式出台了《电子垃圾法》。其中ROHS规定欧盟国家的市场自从日后，将不允许含有包括铅Pb、镉Cd、汞Hg、六价铬Cr6＋、多溴二苯醚PBDE、多溴联苯PBB等6种有害物资的家电、IT产品、通信产品、电动工具、电动电子玩具，以及医疗电气设备的销售。其他国家也开始陆续出台类似的法律法规。其中对集成电路产业影响最大就是有关产品无铅化的规定。目前集成电路的封装主要还是采用锡铅焊料，向无铅化封装过渡将是封装业2005年主要的目标。虽然在ROHS中也规定了一些例外，如服务器、储存设备、网络基础设备的铅基焊接，含&85wt%铅的锡铅合金如95wt%Pb-5wt%Sn的晶圆凸块倒装片焊接，都可获得豁免，可延至2010年实施指令要求。但是对于大多数集成电路产品无铅化必须在规定之前完成过渡。目前较为常用的封装无铅化主要是通过无铅焊膏来实现，但是还存在无铅焊接过程中预热和回流温度较高，因此需要更有力的清洗过程。较为先进的技术则是通过镂板印刷的实现和电镀晶圆凸点的制备来达到实现无铅化。但是无铅化引入了新材料或新技术，还需要对制造、封装和测试的影响作进一步的评估。
除了积极开发无铅化封装技术外，近年也出现了很多新的封装技术，如系统封装（System in package）、倒装芯片（Flip chip）、晶圆级封装（WaferLevel Packaging）和层叠封装（Stacked Packaging）等，被应用在各种超小型封装、超多端子封装、多芯片封装领域。其中系统封装主要受到了移动电话市场快速发展的驱动，以及应对多芯片封装发展的趋势；倒装芯片是直接通过芯片上呈阵列排布的凸点来实现芯片与封装衬底的互连，可以获得比传统封装方式面积缩小约30%，并且电性表现优异和抗噪声干扰能力较高，适合应用在CPU、芯片组及绘图IC等高端产品。
集成电路封装产业正在发生的另外一个重大转变是从标准封装批量生产为主，向提供定制的封装解决方案转变。主要的驱动力来自消费电子的迅速发展、封装引脚的增加、新材料的引入，以及新制造工艺的开发等。
（4）测试技术面临SOC技术发展和可测性带来的挑战
目前测试主要面临两方面的挑战：一是SOC技术的挑战；二是可测性的挑战。SOC的复杂程度非常高，在一块芯片内不仅可能包含CPU、DSP、存储器、模拟电路等多种芯片，甚至还可能包括射频电路、光电器件、化学传感器等器件，因而作为SOC的测试系统，具备数字、混合信号、存储器、射频等各种测试，同时各个模块之间又不能相互影响，这对测试系统提出了相当高的要求。其次是芯片的可测性。随着芯片复杂程度和集成程度越来越高，对芯片的可测性提出了要求，同时也要防止测试成本的指数增长。
应对芯片集成程度和复杂程度越来越高的趋势，较好的解决方法就是在设计时即采用可测性设计，这可在一定程度上简化测试的复杂程度，对保证芯片的流片成功、提高量产成品率、降低芯片测试成本都有着重要的作用。可测试设计的方法之一就是采用结构测试，而不是功能测试，这可缩短测试开发时间，节省测试成本；其次，是采用内置自测试，即把测试电路设计在芯片或IP核中，通过内置测试电路对芯片或IP核进行测试，也可大大缩短测试开发时间，降低测试费用；第三，是采用基于故障的测试，即测试可能发生故障的部分，不测试不可能发生故障的部分，在制造过程中在可能引入失效机理的地方设计一些测试电路，可保证较高的测试覆盖率，还能省时省费用。
由于可复用IP核在集成电路设计中应用越来越广泛，随之出现的是不同厂商的IP核的多时钟问题，使得并行测试这些IP核非常复杂。因此需要建立各个厂商都能接受的IP核接入标准和可测性设计标准，这也可以大大简化测试程序和降低成本。
芯片集成度提高而出现的集成度测试越来越分散化也是一个重要发展方向。测试将体现在每一个环节之中，尤其是对于复杂的芯片，从设计、制造至封装，测试机器将与芯片本身更加接近，从而测试过程将变得更加简捷。
（5）新兴器件开始崭露头角
传统的CMOS器件随着特征尺寸逐步缩小，越来越显现出极限性。技术人员开始积极寻找新的替代产品，以便在更小的技术节点中超越体硅CMOS技术。
ITRS中提出的非传统CMOS器件，有超薄体SOI、能带工程晶体管、垂直晶体管、双栅晶体管、FinFET等。其中，超薄体SOI是一种全耗尽SOI，可以提供CMOS 22nm技术节点所需的极薄沟道尺寸（&5nm），可以具有较高的亚阀电压斜率和保持Vt的可控性；能带工程晶体管是将储硅层上的应变硅用作沟道迁移率提高层，以获得更高的驱动电流和体硅、SOI CMOS兼容；垂直晶体管、FinFET和平面双栅晶体管都是双栅或围栅晶体管结构，这三种器件都能提供更高的驱动电流，后两者还具有较高的亚阀电压斜率和改进的短沟效应。
未来有望被广泛应用的新兴存储器器件，主要有磁性存储器（MRAM）、相变存储器（PRAM）、纳米存储器（NRAM）、分子存储器（molecular memory）等。MRAM的原理通过磁性材料在两种磁性状态之间的变化来保存数据，它结合了非挥发性闪存与SRAM内存的功能，具有在关闭系统电源后仍然能保存数据的功能。根据NanoMarkets预计，到2008年MRAM市场销售值将可达21亿美元，而2012年将成长至161亿美元，平均年复合成长率高达66.4%。现在全球主要存储器生产厂商如英飞凌、Freescale、IBM、NEC、瑞萨、三星与索尼都在积极研究中。相变存储器是基于了默写材料在电流脉冲影响下发生快速可逆相变效应，具有非挥发性、低功耗、抗辐照等优点。纳米存储器主要是通过钠米技术制造的浮栅存储器，具有快速读写和非挥发的特点。分子存储器是采用单分子作为存储器单元基本模块的存储器。
新兴的逻辑器件主要包括了谐振隧道二极管、单电子晶体管器件、快速单通量量子逻辑器件、量子单元自动控制器件、纳米管器件、分子器件等。
在未来各种集成电路新兴器件中，大量运用了钠米技术，除了在存储器和逻辑器件中作为晶体管的主要材料，某些形态的碳钠米管可在晶体管中取代硅来控制电子流，并且碳钠米管也可取代铜作为互连材料。英特尔公司技术人员曾预测，预计到2014年芯片的晶体管结构将由碳钠米管或硅钠米导线构成。据一份研究报告称，到2009年全球采用钠米技术的集成电路销售额将达到123亿美元，2012年将增加到648亿美元，2014年将达到1720亿美元。如图1所示。
图1 全球运用纳米技术的集成电路市场预测
参考文献：
1、 SoC设计中IP复用的策略，/Document/View.asp?id=33872、 光刻技术最新进展，/Article/Class1/Class22/4.html3、 无铅化挑战组装和封装材料，http://www.smthome.net/bbs/read_printable.php?tid=245854、 Nanotechnology: Worldwide IC Market，http://www.electronics.ca/reports/ic/nanotechnology.html
机电一体化
万方数字化期刊中相关文章
请成为正式用户，后，获得更多阅读功能与服务！
转载本文需经本平台书面授权，并注明出处：上海情报服务平台
了解更多信息，请
浏览器不支持嵌入式框架，或被配置为不显示嵌入式框架。