【电子技术基础三】7804730电子技术基础(三)及答案201107_牛宝宝文章网【电子技术基础三】7804730电子技术基础(三)及答案201107专题：2011年7月高等教育自学考试全国统一命题考试电子技术基础（三） 试题课程代码：04730一、单项选择题(本大题共15小题，每小题1分，共15分)在每小题列出的四个备选项中只有一个选项是符合题目要求的，请将其代码填写在题后的括号内。错选、多选或未选均无分。1．以下关于脉动直流电压的描述中，正确的是（ ）A．电压的大小和方向均不随时间变化B．电压的大小随时间变化，但方向不随时间变化C．电压的大小不随时间变化，但方向随时间变化D．电压的大小和方向均随时间变化2．以下关于理想电流源特性的描述中，正确的是（ ）A．理想电流源的信号源内阻接近于零B．理想电流源任何时候都可以串联在一起C．理想电流源的输出电流与负载无关D．理想电流源两端的电压与负载无关3．电路如题3图所示，已知相量电流 则向量电流I为（ ）A．10∠90° (A)B．10∠-90° (A)C．45° (A)D．-45° (A)4．N型半导体中的多数载流子是（ ）A．自由电子C．五价杂质原子 B．空穴 D．五价杂质离子 ?5．已知工作在放大区的某硅晶体三极管的三个电极电位如题5图所示，则a、b、c三个电极分别为（ ）A．发射极、基极、集电极B．发射极、集电极、基极C．基极、发射极、集电极D．基极、集电极、发射极6．理想运放的差模输入电阻Rid和输出电阻RO分别为（ ）第 1 页 共 13 页A．Rid=0，RO=0C．Rid=?，RO=0 B．Rid=0，RO=∞ D．Rid=?，RO=∞7．为避免集成运放因输入电压过高造成输入级损坏，在两输入端间应采取的措施是（ ）A．串联两个同向的二极管C．并联两个同向的二极管 B．串联两个反向的二极管 D．并联两个反向的二极管8．在单相半波整流电路中，如变压器副方电压的有效值为U2，则二极管所承受的最高反向电压为（ ）A．U2 B2C．2 D．0.707U29．如输出电压为12V，最大输出电流为0.5A，则可选用的集成稳压器是（ ）A．78M12 B．7805C．78L12 D．791210．表达式1?A的值为（ ）A．A B．AC．1 D．011．将十进制数(378)10转换为8421BCD码为（ ）A．()8421BCD B．()8421BCDC．()8421BCD D．()8421BCD12．若一个逻辑函数有四个变量组成，则最小项共有（ ）A．4个 B．8个C．16个 D．32个13．某二进制编码器，若需要对30个信号进行编码，则至少需要使用的二进制代码为(A．3位 B．4位C．5位 D．6位14．下列器件中，属于时序逻辑电路的是（ ）A．计数器和全加器 B．寄存器和数值比较器C．全加器和数据分配器 D．计数器和寄存器15．可编程器件GAL是（ ）A．可编程逻辑阵列 B．通用阵列逻辑器件C．复杂可编程器件 D．现场可编程门阵列二、填空题(本大题共15小题，每小题1分，共15分)请在每小题的空格中填上正确答案。错填、不填均无分。16．逻辑函数Y=AB+BC的对偶式为Y=__________。第 2 页 共 13 页 )17．流过某元件的电流i(t)=cos200t (A)，则在一个周期内通过该元件的总电荷量为__________C。18．电感上的电压相位超前电流__________。19．流过某电容的相量电流I=100∠45°(mA)，已知电容量C=10?F，若工作频率?= 103rad/s，则产生在该电容两端的电压随时间变化的表达式u(t)=__________(V)。20．交流负反馈放大电路的闭环增益__________其开环增益。21．双极型晶体管是__________控制电流的器件。22．某双极型晶体管工作在放大区，测得其基极电流iB变化10uA时，集电极电流iC变化lmA，则该晶体管的?=__________。23．集成运放实质上是一个高增益的多级__________耦合放大器。24．在集成运放的输出端加一级互补对称功率放大电路可以扩大__________。25．LC滤波器一般用在大电流或电源__________较高的场合。26．硅稳压管正常工作在反向击穿区，在此区内，当流过硅稳压管的电流在允许范围内变化时，硅稳压管两端的电压__________。27．若题27图所示或非门要实现F=A+B，则C端应接__________。28．一个二—十进制译码器，规定为：输出低电平有效。当输入的8421码为1000时，其输出Y9Y8Y7Y6Y5Y4Y3Y2Y1Y0=__________。29．D触发器输出端Q与输入端D连接，则D触发器将转变成__________触发器。30．如题30图所示可编程PROM器件中，A1和A0为输入量，则输出F=__________。三、分析题(本大题共8小题，每小题5分，共40分)31．电路如题31图所示，已知稳压管Dz的稳压电压Uz=5V。要求：(1)计算电压Uo的值；第 3 页 共 13 页?(2)计算电流I和IRL也的值。(3)计算流过稳压管的电流IZ的值。32．电路如题32图(a)所示，设输入信号ui的幅值为1V，运算放大器的饱和电压为?12V。 要求：(1)说明此时运算放大器A1和A2分别工作在线性区还是非线性区。(2)在题32图(b)中画出输出电压uo的波形。33．单相桥式整流滤波电路如题33图所示，设u2的有效值为20V。要求：(1)说明滤波电容C的极性；(2)如果测得直流输出电压Uo为18V，电路可能出现了什么问题?(3)如果测得直流输出电压Uo为9V，电路可能出现了什么问题?34．2421BCD编码的权分别为：2(21)、4(22)、2(21)、1(20)。请写出十进制数0—9的2421BCD码。35．用卡诺图法化简下列函数，并写出最简与或表达式。第 4 页 共 13 页F=ABCD?ABCD?AB?AD?ABC36．写出题36图所示电路输出信号的逻辑表达式，并说明其功能。37．写出下列函数的与非表达式，并用与非门画出该逻辑电路图。 F=AB?AC?ABC38．画出题38图所示时序逻辑电路的工作波形图。(设起始状态Q2Q1Q0=000)四、设计与计算题(本大题共4小题，第39、40小题各8分，第41、42小题各7分，共30分)39．电路如题39图所示，求节点电压U1和U2的值。第 5 页 共 13 页7804730电子技术基础(三)及答案201107_电子技术基础三40．放大电路如题40图所示，各电容足够大，对输入信号可视为短路，已知rbe=2.3K?，?=100。要求：(1)画出微变等效电路；(2)计算电压增益Au的值；(3)计算输入电阻Ri的值；(4)若将C3电容开路，则对电路的直流工作点有何影响?41．试用3—8译码器74LS138和门电路设计一个由三个继电器控制两个灯的控制电路。继 电器A、B、C都不吸合时，红灯R和绿灯G都不亮；A不吸合，B和C中只有一个吸合时，红灯R亮，绿灯G不亮；其余情况均红灯R不亮，绿灯G亮。规定继电器吸合为“1’’，不吸合为“0”；灯亮为“l’’，不亮为“0’’。要求：(1)列出真值表；(2)写出逻辑表达式；(3)完成题41图所示逻辑电路图的连线。?42．74LS161为二进制加法计数器，真值表如题42表所示，试用74LS161和与非门设计一 个十进制计数器。(要求利用同步置数端LD)要求：(1)写出S的二进制代码；(2)写出反馈置数的函数表达式；(3)完成逻辑图连线，并在各输入输出端标上连接信号。题42图7804730电子技术基础(三)及答案201107_电子技术基础三转载请保留本文连接：分享到：相关文章声明：《【电子技术基础三】7804730电子技术基础(三)及答案201107》由“胖墩丶睐吃飯”分享发布，如因用户分享而无意侵犯到您的合法权益，请联系我们删除。TA的分享基于CMOS传输门和CMOS非门设计边沿D触发器实验报告-海文库
全站搜索：
您现在的位置：&>&&>&计算机硬件及网络
基于CMOS传输门和CMOS非门设计边沿D触发器实验报告
数字电子技术研 讨 报 告
实验题目：基于CMOS传输门和CMOS非门设计边沿D触发器THE D FLIP-FLOP BASED ON THE CMOS TRANSMISSION DOORAND CMOS GATE
业： 学生姓名： 学
号： 任课教师： 电子信息工程学院
日目录绪论一、 概述------------------------------------------------------------31. 触发器简介--------------------------------------------------32. D触发器-----------------------------------------------------43. CMOS边沿D触发器------------------------------------5二、 设计目的及要求---------------------------------------------61. 设计目的-----------------------------------------------------62. 设计任务及要求--------------------------------------------6三、 设计电路------------------------------------------------------61. 电路结构设计-----------------------------------------------72. 电路工作原理-----------------------------------------------83. 特征方程、表、图-----------------------------------------84. 脉冲设计-----------------------------------------------------95. 异步置位、复位设计---------------------------------------11四、 总结与感想---------------------------------------------------12 参考文献-------------------------------------------------------------13 致谢附录摘要关键字：D触发器 边沿触发CMOS传输门CMOS非门 CP时钟研究
AbstractThis paper mainly studied how to use CMOS transmission door and CMOS gate design edge D flip-flop. Firstly analyzes CMOS transmission door and CMOS Then design a CMOS transmission door and CMOS gate design edgeD flip- This circuit principle of work, Write characteristic equation, draw the feature list, incentive tab To calculate the excitation signal D retention time and clock CP' The design of the D flip-flop into JK flip-flop and T trigger, the CMOS a D flip-flop syndrome differentiation and analysis.Keywords: D CMOS CMOS CP clock research
绪论具有下列特点的触发器称为边沿触发方式触发器，简称边沿触发器。触发器接收的是时钟脉冲CP 的某一约定跳变(正跳变或负跳变)来到时的输入数据。在CP=l 及CP=0 期间以及CP非约定跳变到来时，触发器不接收数据。常用的正边沿触发器是D 触发器.一、概述1.触发器简介触发器的应用范围很广，有移位寄存器、计数器、触发器逻辑功能变换。 触发器功能强大，轻松可靠地实现许多复杂的功能，但是要慎用。触发器本身没有过错，但由于我们的滥用会造成数据库及应用程序的维护困难。在数据库操作中，我们可以通过关系、触发器、存储过程、应用程序等来实现数据操作…… 同时规则、约束、缺省值也是保证数据完整性的重要保障。如果我们对触发器过分的依赖，势必影响数据库的结构，同时增加了维护的复杂程度。2.D触发器D触发器的原理：触发器是一种时钟控制的记忆器件，触发器具有一个控制输入讯号（CLOCK），CLOCK讯号是触发器只在特定时刻才按输入讯号改变输出状态。若触发器只在时钟由L到H（H到L）的转换时刻接受输入，则称这种触发器是上升沿（下降沿）触发的。其中D触发器是最常用的触发器之一。对于上升沿触发D触发器来说，其输出Q只在CLOCK由L到H的转换时刻才会跟随输入D的状态而变化，其他时候输出则维持不变，下图为上升沿触发D触发器的时序图。
上升沿触发D触发器的时序图
阻塞D触发器原理：CMOS与非门的组成如上图所示，其工作原理如下：A=0，B=0时，T1、T2并联（ON），T3、T4串联（OFF），输出Y=1。A=0，B=1时，T1（OFF），T2（ON），T4（ON），T3（OFF），输出Y=1。
A=1，B=0时，T1（ON），T2（OFF），T3（ON），T4（OFF），输出Y=1。
A=1，B=1时，T1、T2并联（OFF），T3、T4串联（ON），输出Y=0。 因此构成与非的关系。3.CMOS边沿D触发器
CMOS传输门的直流传输特性CMOS电路的特点：CMOS传输门的直流传输特性如图所示，由于它利用CMOS的互补作用，传输低电平靠N管，传输高电平靠P管，可以使信号做到无损传输。CMOS反相器CMOS反相器相当于非门, 是数字集成电路中最基本的单元电路。搞清楚CMOS反相器的特性, 可为一些复杂数字电路的设计打下基础。
CMOS反向器CMOS传输门
图 1.3.3 CMOS传输门所谓传输门（TG）就是一种传输模拟信号的模拟开关。CMOS传输门由一个P沟道和一个N沟道增强型MOSFET并联而成，如上图所示。TP和TN是结构对称的器件，它们的漏极和源极是可互换的。设它们的开启电压|VT|=2V且输入模拟信号的变化范围为-5V到+5V 。为使衬底与漏源极之间的PN结任何时刻都不致正偏，故TP的衬底接+5V电压，而TN的衬底接-5V电压。两管的栅极由互补的信号电压（+5V和-5V）来控制，分别用Ｃ和表示。传输门的工作情况如下：当C端接低电压-5V时TN的栅压即为-5V，VI取-5V到+5V范围内的任意值时，TN均不导通。同时,TP的栅压为+5V，TP亦不导通。可见，当C端接低电压时，开关是断开的。为使开关接通，可将C端接高电压+5V。此时TN的栅压为+5V ，VI在-5V到+3V的范围内，TN导通。同时TP的棚压为-5V ，VI在-3V到+5V的范围内TP将导通。
由上分析可知，当V＜-3V时，仅有TN导通，而当VI＞+3V时，仅有TP导通当VI在-3V到+3V的范围内，TN和TP两管均导通。进一步分析还可看到，一管导通的程度愈深，另一管的导通程度则相应地减小。换句话说，当一管的导通电阻减小，则另一管的导通电阻就增加。由于两管系并联运行，可近似地认为开关的导通电阻近似为一常数。这是CMOS传输出门的优点。在正常工作时，模拟开关的导通电阻值约为数百欧，当它与输入阻抗为兆欧级的运放串接时，可以忽略不计。CMOS传输门除了作为传输模拟信号的开关之外，也可作为各种逻辑电路的基本单元电路。二、设计目的及要求1.设计目的1、了解并熟练掌握D触发器的工作原理及电路图；2、熟练运用CMOS进行电路设计，实现相应的逻辑功能；3、学会设计复位电路，对电路实现复位功能；4、能够独立分析设计过程中出现的问题并找到解决方法。2.设计任务及要求1）说明电路组成结构；2）阐述电路工作原理；3）写出特征方程，画出特征表，激励表与状态图；4）计算出激励信号D的保持时间和时钟CP的最大频率；5）将设计的D触发器转换成JK触发器和T触发器。三、设计电路1.电路结构设计
CMOS D触发器的逻辑图2.电路工作原理图6所示的是CMOS D触发器的逻辑图。传输门TG1，TG2和非门G1，G2组成主触发器；TG3，TG4和G3，G4组成从触发器。TG1和TG3分别作为主触发器和从触发器的输入控制门。C 和/C是互为反量的时钟脉冲，在它们作用下TG1，TG4和TG2，TG3不会同时开通和关断，以保证主触发器和从触发器一开一闭。
值得注意的是，虽然本例CMOS D触发器结构上是主从形式，但其触发方式却是边沿型，而非主从型。（1）当C =1时TG1开通而TG2关断，D输入信号送入主触发器，使/Q,=/D，Q'=D 。同时，TG3关断而TG4开通，从触发器与主触发器之间的联系被TG3切断，从触发器保持原状态不变。（2）当C =0时TG1关断而TG2开通，主触发器切断了与D端的联系，并保存了TG1关断前的状态。同时TG3开通而TG4关断，主触发器的状态送入从触发器，使输出端Q =D，/Q=/D。由上分析可见，图6的D触发器是在脉冲C 的上升沿触发的。3．特征方程、表、图功能描述：(1).状态转移真值表
边沿D触发器的特征表
激励表 (2).特征方程：Qn+1=D(3).状态转换图
图3.3.1 状态转换图(4).波形图
图3.3.2波形图4.脉冲特性平均传输延迟时间是表示门电路开关速度的参数，它是指门电路在输入脉冲波形的作用下，输出波形相对于输入波形延迟了多少时间。
图3.4.1 门电路传输延迟时间导通延迟时间tPHL ：输入波形上升沿的50%幅值处到输出波形下降沿50% 幅值处所需要的时间。截止延迟时间tPLH：从输入波形下降沿50% 幅值处到输出波形上升沿50% 幅值处所需要的时间。平均传输延迟时间tpd：tpd ?四个传输门（TG）具有传输延迟（tpd），五个反相器（G）也具有传输延迟（tpd1），并且传输门（TG）在导通和截止转换时会存在延迟（tpd2）。 tPLH?tPHL2当CP=1时,TG1导通,TG2截止,D端输入信号送人主触发器中,使Q2=,Q3=D,但这时主触发器尚未形成反馈连接,不能自行保持。Q2、Q3跟随输入端D端的状态变化;由于TG1和G1存在传输延迟设二者总的延迟时间为Tsu，如果D在CP由1跳变为0前小于Tsu时间内发生跳变，则跳变后的信号由于在传输过程中的延时Tsu无法在CP跳变前传送到Q2，而此时CP跳变完成，TG3导通TG4截止，Q2的状态会通过TG3传送到从触发器中（Q4），从而通过G3传到了输出端。这时，由于TG1已经截止，而且跳变没有传送到Q2，所以也不会有电容电压保持，所以就会衰弱消失，也阻止了其进入TG3干扰输出端的可能。所以，输入信号D只有在CP跳变之前&Tsu的时间里准备好,触发器才能将数据锁存到Q输出端口，Tus也就是所说的能够保证信号的建立时间由于传输门TG由具有延时效应的MOS管和负载电容CL构成，所以在导通和截止时会存在延时tpd2。设tpd2为状态转换延迟,T2为信号传输延迟。将两者进行比较，得出两种情况:（1）当T2&tpd2时，不需有维持信号时间。分析：我们不妨以极限的思想讨论，tpd无限小，T2正常延迟数量级。此时TG门相当于理想开关，当时钟下降沿时瞬间关闭。因此此后的输入端D的状态变化不可能传到Q1，更不可能影响到后续的信号传输。（2）当T2&tpd2时，信号输入维持时间为：tpd2-T2.分析：当信号输入端D在CP由1跳变为0后，如果在某个时间（此时暂不限定具体时间段）经过TG1传入到Q1后，会通过G1门传送到Q2或者反馈电路Q1-TG2-G2-Q2（此时TG2可能会已经导通，具体情况后续会详细分析）传送到Q2，进而影响到Q3和输出端的状态，使之出现振荡。现在我们讨论能使D得突变信号干扰到输出端的具体时间段数值。由于状态转换延迟时间为tpd2，传输时间为T2，只需在D跳变信号没有在TG1开关截止前传输到Q1即可，也就是说，D跳变信号如果在TG1确定截止后仍没传送到Q1，就不会对后续信号造成影响。那么需要的保持时间T=tpd2-T2。进一步解释就是，如果信号D在CP下降沿后T的时间段内发生了跳变，那么跳变的信号就会干扰到后面的信号。最高时钟频率：为保证由门G1～G4组成的同步RS触发器能可靠地翻转，CP高电平的持续时间应大于 tPHL,所以时钟信号高电平的宽度tWH应大于tPHL。而为了在下一个CP上升沿到达之前确保门G5和G6新的输出 电平得以稳定地建立，CP低电平的持续时间不应小于门G4的传输延迟时间和tset之和，即时钟信号低电平的宽度tWL≥tset+tpd，因此得到:
在实际集成触发器中，每个门传输时间是不同的，并且作了不同形式的简化，因此上面讨论的结果只是一些定性的物理概念。其真实参数由实验测定。在考虑建立保持时间时，应该考虑时钟树向后偏斜的情况，在考虑建立时间时应该考虑时钟树向前偏斜的情况。在进行后仿真时，最大延迟用来检查建立时间，最小延时用来检查保持时间。建立时间的约束和时钟周期有关，当系统在高频时钟下无法工作时，降低时钟频率就可以使系统完成工作。保持时间是一个和时钟周期无关的参数，如果设计不合理，使得布局布线工具无法布出高质量的时钟树，那么无论如何调整时钟频率也无法达到要求，只有对所设计系统作较大改动才有可能正常工作，导致设计效率大大降低。因此合理的设计系统的时序是提高设计质量的关键。在可编程器件中，时钟树的偏斜几乎可以不考虑，因此保持时间通常都是满足的。5.异步置位、复位设计复位电路设计为确保时序数字电路稳定可靠地工作，复位电路是必不可少的一部分。在这里，设计要求是低电平复位，即加上一个复位信号（负脉冲），电路会自动清零，即输出Q=0。当复位信号消失时，电路能够恢复正常工作。
图 3.5.1 复位电路设计(1) 电路构成它是由两个如图10所示的基本触发器级联构成主从结构形式。主触发器是由传输门TG1,TG2和或非门G1,G2构成。从触发器是由传输门TG3，TG4和门G3,G4构成。两个反相器为输出门，图中RD，SD为异步置0，置1输入端。如图中虚线所示。当RD=1，SD=0时，实现异步置0；当RD=0，SD=1地，实现异步置1，RD，SD信号高电平有效。(2) 工作原理当CP=0，=1时，TG1导通，TG2关断主触发器接收输入信号D，使=
，=D。所以CP=0的时间为主触发器状态转换。而这时TG3关断，TG4导通，主从触发器断开，从触发器保持原状态不变。以上是准备阶段。当CP由0跳变到1时，由1跳变到0，由于CP=1，=0，传输门TG1关断，TG2导通，D信号加不进来，而或非门G1和G3形成交叉耦合，保持CP前沿时刻所接收的D信号，且在CP=1期间主触发器状态一直保持不变。与此同时，传输门TG3导通，TG4关断，从触发器和主触发器连通，接收主触发器这一时刻的状态，使Q′= ，= ；输出Q= =D；= = 。这一时刻为触发器状态转换。由上分析可见，图10 D触发器的状态转换是发生在CP上升沿(前沿)到达时刻，且接收这一时刻的输入D信号，因此特征方程为：
SD，RD异步置1置0均使主触发器和从触发器同时异步置1置0。和输入D信号及CP都无关。6.D触发器转换JK 触发器D触发器的状态方程是：Q*=D；jk触发器的状态方程是：Q*=JQ'+K'Q。让两式相等可得：D=JQ'+K'Q。用门电路实现上述函数即可转换成为jk触发器
图3.6.1 D触发器转换JK触发器电路图7.D触发器转成T触发器
图3.7.1 D触发器转换称T触发器电路图8.CMOS与TTL对比（74LS273与74HC273）以D触发器74LS273和74HC273来进行对比。74LS273芯片74LS273:是带有清除端的8D触发器，只有在清除端保持高电平时，才具有锁存功能，锁存控制端为11脚CLK，采用上升沿锁存。 CPU 的ALE信号必须经过反相器反相之后才能与74LS273的控制端CLK 端相连。74LS273是8位数据/地址锁存器，他是一种带清除功能的8D触发器，下面我介绍一下他的管脚图功能表等资料。(1).1脚是复位CLR,低电平有效,当1脚是低电平时,输出脚2(Q0)、5(Q1)、6(Q2)、9(Q3)、12(Q4)、15(Q5)、16(Q6)、19(Q7)全部输出0,即全部复位;(2).当1脚为高电平时,11(CLK)脚是锁存控制端,并且是上升沿触发锁存,当11脚有一个上升沿,立即锁存输入脚3、4、7、8、13、14、17、18的电平状态,并且立即呈现在在输出脚2(Q0)、5(Q1)、6(Q2)、9(Q3)、12(Q4)、15(Q5)、16(Q6)、19(Q7)上.
74LS273芯片74LS273管脚功能：1D～8D为数据输入端，1Q～8Q为数据输出端，正脉冲触发，低电平清除，常用作8位地址锁存器。74HC273芯片74HC273是一款高速CMOS器件，74HC273引脚兼容低功耗肖特基TTL（LSTTL）系列。74HC273具有八路边沿触发，D 型触发器，带独立的D输入和Q输出。74HC273的公共时钟（CP）和主复位（MR）端可同时读取和复位（清零）所有触发器。每个D输入的状态将在时钟脉冲上升沿之前的一段就绪时间内被传输到触发器对应的输出（Qn）上。一旦MR输入电平为低，则所有输出将被强制置为低，而不依赖于时钟或者数据输入。74HC273适用于要求原码输出或者所有存储元件共用时钟和主复位的应用。 74HC273 参数
74HC273管脚图74HC273 基本参数电压 2.0～6.0V驱动电流 +/-5.2 mA传输延迟 15 ns@5V74HC273 其他特性最大频率 122MHz逻辑电平 CMOS功耗考量 低功耗或电池供电应用
74HC273 封装与引脚SO20, SSOP20, DIP20, TSSOP20
74HC273 特性用于MOS微处理器或存储器的理想缓冲器
74HC273触发沿共用时钟和主复位八路上升沿触发D 型触发器兼容JEDEC标准no.7AESD保护HBM EIA/JESD22-A114-C超过2000 V
MM IA/JESD22-A115-A超过200 V
可选多种封装类型温度范围-40～+85 ℃-40～+125 ℃对比结果（1）首先两者的工作电压就不一样：74HC273是CMOS器件,电源工作电压是2V-6V。而74LS273是TTL器件,电源工作电压5V.（2）二者的公用不同：74LS273是8位数据/地址锁存器，他是一种带清除功能的8D触发器。而74HC273是一款高速CMOS器件，74HC273引脚兼容低功耗肖特基TTL。(3) 工艺不同：LS是BJT工艺。HC是MOS工艺。（4）LS是低功耗肖特基，HC是高速COMS。LS的速度比HC略快。HCT输 输出与LS兼容，但是功耗低；F是高速肖特基电路；（5） LS是TTL电平，HC是COMS电平。（6）LS输入开路为高电平，HC输入不允许开路， HC一般都要求有上下拉阻来确定输入端无效时的电平。LS 却没有这个要求.（7）LS输出下拉强上拉弱，HC上拉下拉相同。（8）工作电压不同，LS只能用5V，而HC一般为2V到6V；（9）电平不同。LS是TTL电平，其低电平和高电平分别为0.8V和2.4V，而CMOS在工作电压为5V时分别为0.3V和3.6V，所以CMOS可以驱动TTL，但反过来是不行的（10）驱动能力不同，LS一般高电平的驱动能力为5mA，低电平为20mA；而 CMOS的高低电平均为5mA；（11）CMOS器件抗静电能力差，易发生栓锁问题，所以CMOS的输入脚不能直接接电源。CMOS芯片不同公司生产参数对比（74HC273）我以74HC273芯片做参照，以PHILIPS公司和SLS公司生产的74HC273来对比。两公司的74HC273参数对比见附录1参数对比结果（1）虽然是同一款芯片，相同的国际标准，但是不同公司的还是有略微的不同，如上例中，两个公司的芯片在大体上功能相同，参数相近，但是参数还是有略微不同，不全相等。一方面是制造工艺问题，另一方面还是因为功能有些许不同。（2）飞利浦公司的是八路D型触发器的复位触发器，积极边缘触发。而SLS公司的是八路D型触发器的普通时钟和复位拖鞋。结论那么我们到底该怎样来选择用什么样的D触发器呢？首先要看看的是电源电压，如果是5V，那么肯定用TTL，如果是其他可用CMOS. LS系列还是用HC系列呢？那就要看个个芯片的功能和我们的需求了。如果功能相似，那我们就选最便宜的那种，如果主要功能相似，但是具体小的有区别，那就看我们需要啥就买啥了。比如飞利浦公司的74HC273有积极边沿触发，而SLS公司的有复位拖鞋。
四、总结与感想由图6电路图可知，CMOS传输门和非门构成的边沿D触发器形式上是主从形式，但是它背身属于边沿D触发器且为上升沿触发方式，在信号输入之前必须先建立好门G3，G4的状态，而这需要两个门的延迟时间。当输入为低电平时需要等到G4的输出回来才允许改变。而输入为高电平时，由于G3把G4，G5封锁，所以输入信号随时可以改变也不会影响结果。输入后要等三个门的延迟时间才能得到输出然后进行下一个周期的建立。而触发器之间的转换需要把D等价于转换后的触发器，然后根据具体关系来画出逻辑图。关于基于D触发器的脉冲宽度检测电路，对于第一种IC1的输出/Q作为IC2的输入的时候，只有当VI的输入时间大于IC1的单稳态输出脉宽时，IC2才能有输出。而对于第二种用/Q作为IC2的复位端信号的，必须使VI信号的输入脉宽小于IC1的单稳态输出脉宽，这样IC2才有输出。 在芯片的对比单元，我比较了两种类型：两个不同公司的同类型CMOS对比，可以看出不同公司的同种芯片也有不同的侧重点和微小的不同功能。还比较了TTL和CMOS的同类型芯片比较。除了电源电压不同以外还有各种外特性和工艺的不同。关于CP时钟边沿的研究非常的重要和有意义。当时钟边沿上升时间较长时，可能出现本来该一开一闭的两个传输门同时导通。结果导致了电路的震荡，使结果出现了空翻现象。那么为什么会出现这种情况呢？因为在CP上升沿时，两门同时导通，且非门G4的最终状态处于偏置状态，所以会导致放大之后有正反馈到非门G3，又继续放大以至于出现震荡现象。那么克服这种震荡现象的方法就是在G3的电压上升到放大状态之前就让G4关断，也就是共同导通的时间小于G3电压上升到放大状态所需时间。在此次研讨中，我在牢固掌握和灵活运用书本的基本知识后，还积极地拓展课外的研究课题，比如而且任何的事情都是相通的，通过此次研讨，让我更深刻的了解到在课堂上书本上学到的东西还是九牛一毛的，要自己亲身感受亲自去做才知道自己哪里掌握的不好，还有哪些东西不会，也只有能灵活应用了才算是真正搞懂了知识。参考文献：[1]侯建军.数字电子技术基础.[M]北京：高等教育出版社，2007[2]阎石.数字电子技术基础.[M]北京：高等教育出版社，1995[3]《中国集成电路大全》编写委员会.中国集成电路大全(CMOS集成电路)[M]北京:国防工业出版社,1985.06[4]阎石.数字电子技术基础[M](第四版)[M].北京:高等教育出版社,1998.3[5]朱正涌.半导体集成电路[M].北京:清华大学出版社,2001.1.
致谢在此感谢助教老师对我的问题的耐心细心知道和讲解，给我此次报告寄予的知识上理论上的补充和建议。也感谢老师清晰明朗的教学思路和给我打下的坚实基础使得我能够合理灵活运用书本上的知识进行设计性实验。十分感谢！附录
飞利浦公司交流参数
SLS公司交流参数
上一篇： 下一篇：
All rights reserved Powered by
copyright &copyright 。文档资料库内容来自网络，如有侵犯请联系客服。