2017慕尼黑上海电子展在即，跟电源网一起去看展。...
2017年慕尼黑上海电子展，AOS万国半导体专题报道。...
2017慕尼黑上海电子展，是德科技专访报道。
牛逼1000帖
深圳麦格米特电气股份有限公司
宁波江北华瑞电子有限公司
最新技术探讨
购买指定示波器即可获赠同等台数DSOX1102G示波器一台；
会议主题：从器件选用到标准测试——完整的电源测试方案
会议时间：
主讲嘉宾：
报名人数：500人
会议主题：ITECH新能源测试系统解决方案
会议时间：
主讲嘉宾：
报名人数：500人
会议主题：中国工程师巡回培训会-西安站
会议时间：
会议地点：西安喜来登大酒店
报名人数：234
利用各种方法与技巧提高PCB设计的电磁兼容性
来源：电源网
作者：娣雾儿
是英文(Printed Circuit
Board)印制线路板的简称。通常把在绝缘材料上，按预定设计，制成印制线路、印制元件或两者组合而成的导电图形称为印制电路。而在绝缘基材上提供元器件之间电气连接的导电图形，称为印制线路。这样就把印制电路或印制线路的成品板称为印制线路板，亦称为印制板或印制电路板。PCB几乎我们所能见到的电子设备都离不开它，小到电子手表、计算器、通用电脑，大到计算机、通讯电子设备、航空、航天、军用武器系统，只要有集成电路等电子元器件，它们之间电气互连都要用到，它的性能直接关系到电子设备质量的好坏。随着电子技术的飞速发展，电子产品越来越趋向高速，高灵敏度，高密度，这种趋势导致了PCB电路板设计中的(EMC)和电磁干扰问题严重化，电磁兼容设计已成为PCB设计中急待解决的技术难题。
1 电磁兼容
(Electro—Magnetic
Compatibility，简称EMC)是一门新兴综合性学科，它主要研究电磁干扰和抗干扰问题。电磁兼容性是指电子设备或系统在规定的电磁环境电平下，不因电磁干扰而降低性能指标，同时它们本身产生的电磁辐射不大于限定的极限电平，不影响其它系统的正常运行，并达到设备与设备、系统与系统之间互不干扰、共同可靠工作的目的。电磁干扰(EMI)产生是由于电磁干扰源通过耦合路径将能量传递给敏感系统造成的，它包括由导线和公共地线的传导、通过空间辐射或近场耦合3种基本形式。实践证明，即使电路原理图设计正确，印制电路板设计不当，也会对电子设备的可靠性产生不利影响，所以保证印制电路板电磁兼容性是整个系统设计的关键。
1.1 电磁干扰(EMI)
当一个EMI问题产生时，需要用3个元素来描述：干扰源、传播路径和接受者。
因此我们要减小电磁干扰，就要在这三个元素上去想办法。下面我们主要讨论印制电路板的布线技术。
2 印制电路板的布线技术
良好的印制电路板(PCB)布线在电磁兼容性中是一个非常重要的因素。
2.1 PCB基本特性
一个的构成是在垂直叠层上使用了一系列的层压、走线和预浸处理。在多层PCB中，设计者为了方便调试，会把信号线布在最外层。
PCB上的布线是有阻抗、电容和电感特性的。
阻抗：布线的阻抗是由铜和横切面面积的重量决定的。例如，l盎司铜则有O.49
mΩ/单位面积的阻抗。电容：布线的电容是由绝缘体(EoEr)、电流到达的范围(A)以及走线间距(h)决定的。用等式表达为C=EoErA/h，Eo是自由空间的介电常数(8.854
pF/m)，Er是PCB基体的相关介电常数(在FR4碾压中为4.7)。
电感：布线的电感平均分布在布线中，大约为1 nH/m。
对于1盎司铜线来说，在O.25 mm(10mil)厚的FR4碾压情况下，位于地线层上方的0.5mm(20mil)宽，20 mm(800
mil)长的线能产生9.8 m∧的阻抗，20 nH的电感以及与地之间1.66
pF的耦合电容。将上述值与元器件的寄生效应相比，这些都是可以忽略不计的，但所有布线的总和可能会超出寄生效应。因此，设计者必须将这一点考虑进去。PCB布线的普遍方针：
(1)增大走线的间距以减少电容耦合的串扰;
(2)平行的布电源线和地线以使PCB电容达到最佳;
(3)将敏感的高频线布在远离高噪声电源线的地方;
(4)加宽电源线和地线以减少电源线和地线的阻抗。
申请条件：企业邮箱注册
申请条件：企业邮箱注册
热门职位平均薪酬职位数
17-04-18 14:46
17-01-20 10:22
16-12-20 13:29
16-12-13 16:29
16-10-12 14:24
EMI预一致性测试和调试是工程师在设计中不可回避的问题。在实际测试中，最大的挑战就是一次性很难通过昂贵的EMI一致性测试。迅速调试EMI，一次通过EMI并优化测试流程成为我们展示给大家的一个完美方案！
<font color="#16年5月24日是泰克科技的一个大日子，这一天是它70岁的生日，也是一次重要的品牌战略转型的日子，同时，泰克2016年度创新论坛（TIF 2016）也在这一天拉开帷幕。
最新德州仪器 (TI) 创新型电源产品及组合，详解每周最新产品信息、参数对比及其应用、设计等内容。
在电路板设计过程中就对电磁干扰进行有效的控制，能..
相信有经验的开发者都知道，如果在电路板中开始添加..
在电子电路设计中，EMC和EMI是开发者永远需要面对的..
在电路设计初期就对EMI进行抑制是非常有必要的，如在..
在进行针对电子产品的电磁干扰设计中，开发者们越来..
2017慕尼黑上海电子展
关于电源网
我们的服务
服务时间：周一至周五9:00-18:00
电源网版权
增值电信业务经营许可证：津B2-
网博互动旗下网站：PCB的电磁兼容性设计
&&没有公告
&|&&|&&|&&|&&|&&|&&|&
您现在的位置：&&>>&&>>&&>>&正文
PCB的电磁兼容性设计
&&&&&&&&&&
【字体： 】
PCB的电磁兼容性设计
作者：佚名&&&&文章来源：&&&&点击数：&&&&更新时间：&&&&
印制电路板(PCB)是电子产品中电路元件和器件的支撑件．它提供电路元件和器件
之间的电气连接。随着电于技术的飞速发展,PGB的密度越来越高。PCB设计的好坏对抗
干扰能力影响很大．因此,在进行PCB设计时．必须遵守PCB设计的一般原则,并应符合
抗干扰设计的要求。要使电子电路获得最佳性能,元器件的布且及导线的布设是很重要
的。为了设计质量好、造价低的PCB．应遵循以下一般原则：
　　首先,要考虑PCB尺寸大小。PCB尺寸过大时,印制线条长,阻抗增加,抗噪声能力
下降,成本也增加;过小,则散热不好,且邻近线条易受干扰。在确定PCB尺寸后．再确
定特殊元件的位置。最后,根据电路的功能单元,对电路的全部元器件进行布局。
尽可能缩短高频元器件之间的连线,设法减少它们的分布参数和相互间的电磁干扰
。 易受干扰的元器件不能相互挨得太近,输入和输出元件应尽量远离。
某些元器件或导线之间可能有较高的电位差,应加大它们之间的距离,以免放电引
出意外短路。带高电压的元器件应尽量布置在调试时手不易触及的地方。
重量超过15g的元器件、应当用支架加以固定,然后焊接。那些又大又重、发热量多
的元器件,不宜装在印制板上,而应装在整机的机箱底板上,且应考虑散热问题。热敏
元件应远离发热元件。
对于电位器、可调电感线圈、可变电容器、微动开关等可调元件的布局应考虑整机
的结构要求。若是机内调节,应放在印制板上方便于调节的地方;若是机外调节,其位
置要与调节旋钮在机箱面板上的位置相适应。
应留出印制板定位孔及固定支架所占用的位置。根据电路的功能单元．对电路的全
部元器件进行布局时,要符合以下原则：
按照电路的流程安排各个功能电路单元的位置,使布局便于信号流通,并使信号尽可能
保持一致的方向。
以每个功能电路的核心元件为中心,围绕它来进行布局。元器件应均匀、整齐、紧凑地
排列在PCB上．尽量减少和缩短各元器件之间的引线和连接。
在高频下工作的电路,要考虑元器件之间的分布参数。一般电路应尽可能使元器
件平行排列。这样,不但美观．而且装焊容易．易于批量生产。
位于电路板边缘的元器件,离电路板边缘一般不小于2mm。电路板的最佳形状为
矩形。长宽比为3：2成4：3。电路板面尺寸大于200x150mm时．应考虑电路板所受的机械
　　布线的原则如下：
输入输出端用的导线应尽量避免相邻平行。最好加线间地线,以免发生反馈藕合。
印制摄导线的最小宽度主要由导线与绝缘基扳间的粘附强度和流过它们的电流值决定。
当铜箔厚度为 0.05mm、宽度为 1 ~ 15mm 时．通过 2A的电流,温度不会高于3℃,因此
．导线宽度为1.5mm可满足要求。对于集成电路,尤其是数字电路,通常选0.02~0.3mm导
线宽度。当然,只要允许,还是尽可能用宽线．尤其是电源线和地线。导线的最小间距
主要由最坏情况下的线间绝缘电阻和击穿电压决定。对于集成电路,尤其
是数字电路,只要工艺允许,可使间距小至5~8mm。
印制导线拐弯处一般取圆弧形,而直角或夹角在高频电路中会影响电气性能。此外,尽
量避免使用大面积铜箔,否则．长时间受热时,易发生 胀和脱落现?。必须用大
面积铜箔时,最好用栅格状．这样有利于排除铜箔与基板间粘合剂受热产生的挥发性气
印刷线路板的布线要注意以下问题：专用零伏线,电源线的走线宽度≥1电源线和地
线尽可能靠近,整块印刷板上的电源与地要 呈“井”字形分布,以便使分布线电流达到
均衡;要为模拟电路专门提供一根零伏线;为减少线间串扰,必要时可增加印刷线条间
距离,在意;安插一些零伏线作为线间隔离;印刷电路的插头也要多安排一些零伏线作
为线间隔离;特别注意电流流通中的导线环路尺寸;如有可能在控制线（于印刷板上）
的入口处加接R-C去耦,以便消除传输中可能出现的干扰因素;印刷弧上的线宽不要突变
,导线不要突然拐角(≥90度)。
　『概讨行目 要比器件引线直径?大一些。焊盘太大易形成虚焊。?盘外径D一般不小于
(d+1.2)mm,其中d为引线孔径。对高密度的数字电路,焊盘最小直径可取(d+1.0)mm。
PCB及电路抗干扰措施
　　印制电路板的抗干扰设计与具体电路有着密切的关系,这里仅就PCB抗干扰设计的几
项常用措施做一些说明。
电源线设计
　　根据印制线路板电流的大小,尽量加租电源线宽度,减少环路电阻。同时、使电源
线、地线的走向和数据传递的方向一致,这样有助于增强抗噪声能力。
　地线设计的原则是：
数字地与模拟地分开。若线路板上既有逻辑电路又有线性电路,应使它们尽量分开。低
频电路的地应尽量采用单点并联接地,实际布线有困难时可部分串联后再并联接地。高
频电路宜采用多点串联接地,地线应短而租,高频元件周围尽量用栅格状大面积地箔。
接地线应尽量加粗。若接地线用很细的线条,则接地电位随电流的变化而变化,使抗噪
性能降低。因此应将接地线加粗,使它能通过三倍于印制板上的允许电流。如有可能,
接地线应在2~3mm以上。
接地线构成闭环路。只由数字电路组成的印制板,其接地电路布成团环路大多能提高抗
噪声能力。
退藕电容配置
PCB设计的常规做法之一是在印制板的各个关键部位配置适当的退藕电容。
退藕电容的一般配置原则是：
电源输入端跨接10 ~100uf的电解电容器。如有可能,接100uF以上的更好。
原则上每个集成电路芯片都应布置一个0.01pF的瓷片电容,如遇印制板空隙不够,可每
4~8个芯片布置一个1 ~ 10pF的但电容。
对于抗噪能力弱、关断时电源变化大的器件,如 RAM、ROM存储器件,应在芯片的电源线
和地线之间直接入退藕电容。
电容引线不能太长,尤其是高频旁路电容不能有引线。此外,还应注意以下两点：
在印制板中有接触器、继电器、按钮等元件时．操作它们时均会产生较大火花放电,必
须采用附图所示的 RC 电路来吸收放电电流。一般 R 取 1 ~ 2K,C取2.2 ~ 47UF。
CMOS的输入阻抗很高,且易受感应,因此在使用时对不用端要接地或接正电源。
使用逻辑电路有益建议：凡能不用高速逻辑电路的就不用;在电源与地之间加去耦电容
;注意长线传输中的波形畸变;用R-S触发的作按钮与电子线路之间配合的缓冲。
2.2 PCB的电磁兼容性设计
印制电路板(PCB)是电子产品中电路元件和器件的支撑件．它提供电路元件和器件
之间的电气连接。随着电于技术的飞速发展,PGB的密度越来越高。PCB设计的好坏对抗
干扰能力影响很大．因此,在进行PCB设计时．必须遵守PCB设计的一般原则,并应符合
抗干扰设计的要求。要使电子电路获得最佳性能,元器件的布且及导线的布设是很重要
的。为了设计质量好、造价低的PCB．应遵循以下一般原则：
2.2.1 布局
　　首先,要考虑PCB尺寸大小。PCB尺寸过大时,印制线条长,阻抗增加,抗噪声能力
下降,成本也增加;过小,则散热不好,且邻近线条易受干扰。在确定PCB尺寸后．再确
定特殊元件的位置。最后,根据电路的功能单元,对电路的全部元器件进行布局。
2.2.2 尽可能缩短高频元器件之间的连线,设法减少它们的分布参数和相互间的电磁干扰
。易受干扰的元器件不能相互挨得太近,输入和输出元件应尽量远离。
2.2.3 某些元器件或导线之间可能有较高的电位差,应加大它们之间的距离,以免放电引
出意外短路。带高电压的元器件应尽量布置在调试时手不易触及的地方。
2.2.4 重量超过15g的元器件、应当用支架加以固定,然后焊接。那些又大又重、发热量多
的元器件,不宜装在印制板上,而应装在整机的机箱底板上,且应考虑散热问题。热敏
元件应远离发热元件。
2.2.5 对于电位器、可调电感线圈、可变电容器、微动开关等可调元件的布局应考虑整机
的结构要求。若是机内调节,应放在印制板上方便于调节的地方;若是机外调节,其位
置要与调节旋钮在机箱面板上的位置相适应。
2.2.6 应留出印制板定位孔及固定支架所占用的位置。根据电路的功能单元．对电路的全
部元器件进行布局时,要符合以下原则：
2.2.6.1 按照电路的流程安排各个功能电路单元的位置,使布局便于信号流通,并使信号尽可能
保持一致的方向。
2.2.6.2 以每个功能电路的核心元件为中心,围绕它来进行布局。元器件应均匀、整齐、紧凑地
排列在PCB上．尽量减少和缩短各元器件之间的引线和连接。
2.2.6.3在高频下工作的电路,要考虑元器件之间的分布参数。一般电路应尽可能使元器
件平行排列。这样,不但美观．而且装焊容易．易于批量生产。
2.2.6.4位于电路板边缘的元器件,离电路板边缘一般不小于2mm。电路板的最佳形状为
矩形。长宽比为3：2成4：3。电路板面尺寸大于200x150mm时．应考虑电路板所受的机械
2.2.7 布线 布线的原则如下：
2.2.7.1 输入输出端用的导线应尽量避免相邻平行。最好加线间地线,以免发生反馈藕合。
2.2.7.2 印制摄导线的最小宽度主要由导线与绝缘基扳间的粘附强度和流过它们的电流值决定。
当铜箔厚度为 0.05mm、宽度为 1 ~ 15mm 时．通过 2A的电流,温度不会高于3℃,因此
．导线宽度为1.5mm可满足要求。对于集成电路,尤其是数字电路,通常选0.02~0.3mm导
线宽度。当然,只要允许,还是尽可能用宽线．尤其是电源线和地线。导线的最小间距
主要由最坏情况下的线间绝缘电阻和击穿电压决定。对于集成电路,尤其
是数字电路,只要工艺允许,可使间距小至5~8mm。
2.2.7.3 印制导线拐弯处一般取圆弧形,而直角或夹角在高频电路中会影响电气性能。此外,尽
量避免使用大面积铜箔,否则．长时间受热时,易发生 胀和脱落现?。必须用大
面积铜箔时,最好用栅格状．这样有利于排除铜箔与基板间粘合剂受热产生的挥发性气
2.2.7.4 印刷线路板的布线要注意以下问题：专用零伏线,电源线的走线宽度≥1电源线和地
线尽可能靠近,整块印刷板上的电源与地要 呈“井”字形分布,以便使分布线电流达到
均衡;要为模拟电路专门提供一根零伏线;为减少线间串扰,必要时可增加印刷线条间
距离,在意;安插一些零伏线作为线间隔离;印刷电路的插头也要多安排一些零伏线作
为线间隔离;特别注意电流流通中的导线环路尺寸;如有可能在控制线（于印刷板上）
的入口处加接R-C去耦,以便消除传输中可能出现的干扰因素;印刷弧上的线宽不要突变
,导线不要突然拐角(≥90度)。
2.2.7.5焊盘
　『概讨行目 要比器件引线直径?大一些。焊盘太大易形成虚焊。?盘外径D一般不小于
(d+1.2)mm,其中d为引线孔径。对高密度的数字电路,焊盘最小直径可取(d+1.0)mm。
2.3 PCB及电路抗干扰措施
　　印制电路板的抗干扰设计与具体电路有着密切的关系,这里仅就PCB抗干扰设计的几
项常用措施做一些说明。
2.3.1.电源线设计
　　根据印制线路板电流的大小,尽量加租电源线宽度,减少环路电阻。同时、使电源
线、地线的走向和数据传递的方向一致,这样有助于增强抗噪声能力。
2.3.2地线设计 地线设计的原则是：
2.3.3 数字地与模拟地分开。若线路板上既有逻辑电路又有线性电路,应使它们尽量分开。低
频电路的地应尽量采用单点并联接地,实际布线有困难时可部分串联后再并联接地。高
频电路宜采用多点串联接地,地线应短而租,高频元件周围尽量用栅格状大面积地箔。
2.3.4 接地线应尽量加粗。若接地线用很细的线条,则接地电位随电流的变化而变化,使抗噪
性能降低。因此应将接地线加粗,使它能通过三倍于印制板上的允许电流。如有可能,
接地线应在2~3mm以上。
2.3.5 接地线构成闭环路。只由数字电路组成的印制板,其接地电路布成团环路大多能提高抗
噪声能力。
2.3.6退藕电容配置
PCB设计的常规做法之一是在印制板的各个关键部位配置适当的退藕电容。
退藕电容的一般配置原则是：
2.3.6.1 电源输入端跨接10 ~100uf的电解电容器。如有可能,接100uF以上的更好。
2.3.6.2 原则上每个集成电路芯片都应布置一个0.01pF的瓷片电容,如遇印制板空隙不够,可每
4~8个芯片布置一个1 ~ 10pF的但电容。
2.3.6.3 对于抗噪能力弱、关断时电源变化大的器件,如 RAM、ROM存储器件,应在芯片的电源线
和地线之间直接入退藕电容。
2.3.6.4 电容引线不能太长,尤其是高频旁路电容不能有引线。此外,还应注意以下两点：
在印制板中有接触器、继电器、按钮等元件时．操作它们时均会产生较大火花放电,必
须采用附图所示的 RC 电路来吸收放电电流。一般 R 取 1 ~ 2K,C取2.2 ~ 47UF。
CMOS的输入阻抗很高,且易受感应,因此在使用时对不用端要接地或接正电源。
2.3.6.7 使用逻辑电路有益建议：凡能不用高速逻辑电路的就不用;在电源与地之间加去耦电容
;注意长线传输中的波形畸变;用R-S触发的作按钮与电子线路之间配合的缓冲
文章录入：admin&&&&责任编辑：admin&
上一篇文章： 下一篇文章：
【】【】【】【】【】
　　网友评论：（只显示最新10条。评论内容只代表网友观点，与本站立场无关！）
杭州晶控电子有限公司 版权所有 COPYRIGHT2003――2009 HANGZHOU KinCony ELECTRONICS CO.,LTD All rights reserved 站长：您好~欢迎光临深圳市宏力捷电子有限公司网站！
一站式PCBA服务提供商
PCBA/OEM：
当前位置： >
PCB设计如何提高PCB抗干扰能力和电磁兼容性？
在研制带处理器的电子产品时，如何提高PCB抗干扰能力和电磁兼容性？
1、下面的一些系统要特别注意抗电磁干扰：
　　(1)微控制器时钟频率特别高，总线周期特别快的系统。
　　(2)系统含有大功率，大电流驱动电路，如产生火花的继电器，大电流开关等。
　　(3)含微弱模拟信号电路以及高精度A/D变换电路的系统。
2、为增加系统的抗电磁干扰能力采取如下措施：
　　(1)选用频率低的微控制器：
　　选用外时钟频率低的微控制器可以有效降低噪声和提高系统的PCB抗干扰能力。同样频率的方波和正弦波，方波中的高频成份比正弦波多得多。虽然方波的高频成份的波的幅度，比基波小，但频率越高越容易发射出成为噪声源，微控制器产生的最有影响的高频噪声大约是时钟频率的3倍。
　　(2)减小信号传输中的畸变：
　　微控制器主要采用高速CMOS技术制造。信号输入端静态输入电流在1mA左右，输入电容10PF左右，输入阻抗相当高，高速CMOS电路的输出端都有相当的带载能力，即相当大的输出值，将一个门的输出端通过一段很长线引到输入阻抗相当高的输入端，反射问题就很严重，它会引起信号畸变，增加系统噪声。当Tpd＞Tr时，就成了一个传输线问题，必须考虑信号反射，阻抗匹配等问题。
　　信号在PCB上的延迟时间与引线的特性阻抗有关，即与印制线路板材料的介电常数有关。可以粗略地认为，信号在PCB引线的传输速度，约为光速的1/3到1/2之间。微控制器构成的系统中常用逻辑电话元件的Tr(标准延迟时间)为3到18ns之间。
　　在印制线路板上，信号通过一个7W的电阻和一段25cm长的引线，线上延迟时间大致在4~20ns之间。也就是说，信号在印刷线路上的引线越短越好，最长不宜超过25cm。而且过孔数目也应尽量少，最好不多于2个。
　　当信号的上升时间快于信号延迟时间，就要按照快电子学处理。此时要考虑传输线的阻抗匹配，对于一块PCB上的集成块之间的信号传输，要避免出现Td＞Trd的情况，PCB越大系统的速度就越不能太快。
　　用以下结论归纳的一个规则：
　　信号在PCB上传输，其延迟时间不应大于所用器件的标称延迟时间。
　　(3)减小信号线间的交叉干扰：
　　A点一个上升时间为Tr的阶跃信号通过引线AB传向B端。信号在AB线上的延迟时间是Td。在D点，由于A点信号的向前传输，到达B点后的信号反射和AB线的延迟，Td时间以后会感应出一个宽度为Tr的页脉冲信号。在C点，由于AB上信号的传输与反射，会感应出一个宽度为信号在AB线上的延迟时间的两倍，即2Td的正脉冲信号。这就是信号间的交叉干扰。干扰信号的强度与C点信号的di/at有关，与线间距离有关。当两信号线不是很长时，AB上看到的实际是两个脉冲的迭加。
　　CMOS工艺制造的微控制由输入阻抗高，噪声高，噪声容限也很高，数字电路是迭加100~200mv噪声并不影响其工作。若图中AB线是一模拟信号，这种干扰就变为不能容忍。如PCB为四层板，其中有一层是大面积的地，或双面板，信号线的反面是大面积的地时，这种信号间的交叉干扰就会变小。原因是，大面积的地减小了信号线的特性阻抗，信号在D端的反射大为减小。特性阻抗与信号线到地间的介质的介电常数的平方成反比，与介质厚度的自然对数成正比。若AB线为一模拟信号，要避免数字电路信号线CD对AB的干扰，AB线下方要有大面积的地，AB线到CD线的距离要大于AB线与地距离的2~3倍。可用局部屏蔽地，在有引结的一面引线左右两侧布以地线。
　　(4)减小来自电源的噪声
　　电源在向系统提供能源的同时，也将其噪声加到所供电的电源上。电路中微控制器的复位线，中断线，以及其它一些控制线最容易受外界噪声的干扰。电网上的强干扰通过电源进入电路，即使电池供电的系统，电池本身也有高频噪声。模拟电路中的模拟信号更经受不住来自电源的干扰。
　　(5)注意印刷线板与元器件的高频特性
　　在高频情况下，PCB上的引线，过孔，电阻、电容、接插件的分布电感与电容等不可忽略。电容的分布电感不可忽略，电感的分布电容不可忽略。电阻产生对高频信号的反射，引线的分布电容会起作用，当长度大于噪声频率相应波长的1/20时，就产生天线效应，噪声通过引线向外发射。
　　PCB的过孔大约引起0.6pf的电容。
　　一个集成电路本身的封装材料引入2~6pf电容。
　　一个线路板上的接插件，有520nH的分布电感。一个双列直扦的24引脚集成电路扦座，引入4~18nH的分布电感。
　　这些小的分布参数对于这行较低频率下的微控制器系统中是可以忽略不计的；而对于高速系统必须予以特别注意。
　　(6)元件布置要合理分区
　　元件在PCB上排列的位置要充分考虑抗电磁干扰问题，原则之一是各部件之间的引线要尽量短。在布局上，要把模拟信号部分，高速数字电路部分，噪声源部分(如继电器，大电流开关等)这三部分合理地分开，使相互间的信号耦合为最小。
　　G 处理好接地线
　　印刷电路板上，电源线和地线最重要。克服电磁干扰，最主要的手段就是接地。
　　对于双面板，地线布置特别讲究，通过采用单点接地法，电源和地是从电源的两端接到PCB上来的，电源一个接点，地一个接点。PCB上，要有多个返回地线，这些都会聚到回电源的那个接点上，就是所谓单点接地。所谓模拟地、数字地、大功率器件地开分，是指布线分开，而最后都汇集到这个接地点上来。与PCB以外的信号相连时，通常采用屏蔽电缆。对于高频和数字信号，屏蔽电缆两端都接地。低频模拟信号用的屏蔽电缆，一端接地为好。
　　对噪声和干扰非常敏感的电路或高频噪声特别严重的电路应该用金属罩屏蔽起来。
　　(7)用好去耦电容。
　　好的高频去耦电容可以去除高到1GHZ的高频成份。陶瓷片电容或多层陶瓷电容的高频特性较好。设计PCB时，每个集成电路的电源，地之间都要加一个去耦电容。去耦电容有两个作用：一方面是本集成电路的蓄能电容，提供和吸收该集成电路开门关门瞬间的充放电能；另一方面旁路掉该器件的高频噪声。数字电路中典型的去耦电容为0.1uf的去耦电容有5nH分布电感，它的并行共振频率大约在7MHz左右，也就是说对于10MHz以下的噪声有较好的去耦作用，对40MHz以上的噪声几乎不起作用。
　　1uf，10uf电容，并行共振频率在20MHz以上，去除高频率噪声的效果要好一些。在电源进入PCB的地方和一个1uf或10uf的去高频电容往往是有利的，即使是用电池供电的系统也需要这种电容。
　　每10片左右的集成电路要加一片充放电电容，或称为蓄放电容，电容大小可选10uf。最好不用电解电容，电解电容是两层溥膜卷起来的，这种卷起来的结构在高频时表现为电感，最好使用胆电容或聚碳酸酝电容。
　　去耦电容值的选取并不严格，可按C=1/f计算；即10MHz取0.1uf，对微控制器构成的系统，取0.1~0.01uf之间都可以。
3、降低噪声与电磁干扰的一些经验：
　　(1)能用低速芯片就不用高速的，高速芯片用在关键地方。
　　(2)可用串一个电阻的办法，降低控制电路上下沿跳变速率。
　　(3)尽量为继电器等提供某种形式的阻尼。
　　(4)使用满足系统要求的最低频率时钟。
　　(5)时钟产生器尽量靠近到用该时钟的器件。石英晶体振荡器外壳要接地。
　　(6)用地线将时钟区圈起来，时钟线尽量短。
　　(7)I/O驱动电路尽量靠近PCB边，让其尽快离开PCB。对进入PCB的信号要加滤波，从高噪声区来的信号也要加滤波，同时用串终端电阻的办法，减小信号反射。
　　(8)MCD无用端要接高，或接地，或定义成输出端，集成电路上该接电源地的端都要接，不要悬空。
　　(9)闲置不用的门电路输入端不要悬空，闲置不用的运放正输入端接地，负输入端接输出端。
　　(10)PCB尽量使用45折线而不用90折线布线以减小高频信号对外的发射与耦合。
　　(11)PCB按频率和电流开关特性分区，噪声元件与非噪声元件要距离再远一些。
　　(12)单面板和双面板用单点接电源和单点接地、电源线、地线尽量粗，经济是能承受的话用多层板以减小电源，地的容生电感。
　　(13)时钟、总线、片选信号要远离I/O线和接插件。
　　(14)模拟电压输入线、参考电压端要尽量远离数字电路信号线，特别是时钟。
　　(15)对A/D类器件，数字部分与模拟部分宁可统一下也不要交叉。
　　(16)时钟线垂直于I/O线比平行I/O线干扰小，时钟元件引脚远离I/O电缆。
　　(17)元件引脚尽量短，去耦电容引脚尽量短。
　　(18)关键的线要尽量粗，并在两边加上保护地。高速线要短要直。
　　(19)对噪声敏感的线不要与大电流，高速开关线平行。
　　(20)石英晶体下面以及对噪声敏感的器件下面不要走线。
　　(21)弱信号电路，低频电路周围不要形成电流环路。
　　(22)任何信号都不要形成环路，如不可避免，让环路区尽量小。
　　(23)每个集成电路一个去耦电容。每个电解电容边上都要加一个小的高频旁路电容。
　　(24)用大容量的钽电容或聚酷电容而不用电解电容作电路充放电储能电容。使用管状电容时，外壳要接地。
深圳宏力捷推荐服务： |
相关文章：