工具类服务
编辑部专用服务
作者专用服务
一种周期性频率抖动技术在振荡器中的实现
作者单位：
电子科技大学VLSI设计中心 成都 610054
母体文献：
四川省电子学会2009年学术年会论文集
会议名称：
四川省电子学会2009年学术年会
会议时间：
会议地点：
主办单位：
中国电子学会,四川省电子学会
在线出版日期：
相关检索词
万方数据知识服务平台--国家科技支撑计划资助项目（编号：2006BAH03B01）(C)北京万方数据股份有限公司
万方数据电子出版社频率抖动 性能优劣自己决定
> 频率抖动 性能优劣自己决定
频率抖动 性能优劣自己决定
引言　　设计满足电磁兼容性(EMC)要求的功率转换器没有什么可以替代良好的规划、设计和滤波步骤。通常直到开发过程的后期才能测量到功率转换器的发射量，而那时也意味着功率转换器已被集成到最终完成的组件或系统中。通常情况下，这时再添加额外滤波元件的空间会非常有限，与此同时，也没有可用于重新设计的时间。在设计周期后期再寻找满足EMC需求的解决方案，可能会非常昂贵和费时。降低峰值放射并可能满足EMC需求的一个相对简单的方法就是采用时钟抖动电路。　　抖动的优点和缺点　　在固定频率(时钟控制)功率转换器中，窄带发射通常发生在开关频率，其连续谐波的能量也越来越低。　　抖动振荡器频率会导致功率转换器不在单个固定频率下工作，而是在变化的频带上工作。由于EMI发射分布在较广的频率范围而不是在窄带频率下工作，因此可降低EMI发射的峰值。此外，抖动振荡器也将降低谐波频率(即为开关频率倍数的频率)的峰值。发射量的减少取决于调制频率的选择(抖动率)、抖动带宽以及接收器的分辨带宽。通过正确选择上述参数，可降低EMI发射10dB或更多。　　对降低高频(几兆赫兹)非谐波发射起到的作用微乎其微。这些发射是由于寄生LC电路、二极管反向恢复电流等在交换节点的振铃导致的。添加缓冲器、栅极驱动电阻器或使用软恢复二极管是降低这些发射的常见的解决方法。　　此外，抖动振荡器将给输出电压添加少量纹波。这种输出电压纹波的频率等于抖动频率，通常远小于由于电容ESR和电感电流产生的输出电压纹波的频率(与开关频率相同)。当设置正确时，抖动产生的输出纹波的幅度与额定输出纹波的幅度相比相对较低。本文后面将介绍降压转换器环境中的这种纹波。　　电阻编程控制器的　　可选抖动电路附加装置　　大多数现代PWM控制器使用外部电阻来设置工作频率。通常情况下，工作频率随电阻值的降低而上升。控制器内部的振荡器编程引脚(RT)被调节为恒定电压(在本文中为2V)。连接到编程引脚的编程电阻设置从编程引脚输出的电流源。比例电流还被馈送到内部的定时电容器，而定时电容器上斜坡电压的周期决定振荡器频率。　　图1所示的外部抖动电路由基于振荡器的简单的独立比较器组成。　　　　图1 低频振荡器调制PWM控制器振荡频率　　此振荡器的工作频率配置约为800Hz。通电之后，比较器U2的输出状态升高。比较器正输入的初始阈值(由电阻器R1~R3设置)为2.9V。电容器C3的电压倾斜上升至正阈值。当达到正阈值时，比较器的输出切换为低输出，这也会使比较器正输入的阈值降低至2.1V。电容器C3的电压现在向新阈值倾斜下降。一旦电容器电压达到较低的阈值，循环再次重复。C3电容器上的电压类似于三角波，最低谷为2.1V，峰值为2.9V。　　通过让该三角波调制来自控制器RT引脚的电流，可实现PWM振荡器的抖动。电阻器R5用于设置施加在PWM振荡器基本频率上的调制抖动百分比。R5的右端固定为调节RT引脚电位2.0V。低频三角波通过耦合电容器C2出现在电阻器R5的左端。对于值为64.9KΩ的R3，通过该电阻器的峰对峰电流为12mA。没有连接抖动电路时，来自RT引脚的额定电流为121mA。12mA的峰对峰抖动电流相当于10%的总调制。　　具有抖动测量的降压控制器　　使用LM5088-1的降压控制器显示了另一种抖动实现方法。此IC具有内置的±5%抖动功能。抖动引脚设置三角抖动频率，或可用于禁用抖动。如图2所示，CDither电容器用于产生三角波形。　　　　图2 LM5088中的内置原理图　　此三角波用于操控振荡器电路，以使其调制由RT电阻器设置的额定工作频率的±5%。禁用抖动对正常电路调试非常有用，可稳定触发和观察电路节点。传导发射是在评估板上测量的。基本工作频率大约为240kHz，由控制器的RT电阻器设置。图3中的深色轨迹线显示的是没有应用抖动电路的功率转换器的传导发射(在正输入电源线上)。 　　　　图3 使用和未使用振荡器抖动的DC-DC转换器的传导发射　　正如预期的那样，峰值发射量局限于250kHz基本振荡器频率附近较窄的范围内。　　然后，启用图2中所示的振荡器抖动电路。图3中的浅色轨迹线是应用了抖动电路的功率转换器的传导发射。现在是宽带而不是窄带发射，也就是说，发射已经遍布基本频率，且不只局限于基本频率。在此频带上测得的峰值降低了20dB(Y轴上的每个方框为10dB)。此测量的分辨带宽(RBW)设置为200Hz。观察到的抖动效果可能受RBW设置影响。为了观察抖动效果，必须将RBW设置为比抖动频率低几倍。许多EMC测试标准指定了特定频率范围内的RBW。因此，观察到的净抖动效果可能会减弱，这取决于RBW设置、基本振荡器频率和调制频率。　　综上所述，抖动振荡电路将给输出电压添加较慢频率的纹波。通常这种纹波的幅度太小，以致无法通过开关噪声观察到它。图4所示为使用低通RC滤波器(R=10?、C=2uF)滤掉开关噪声后捕捉到的交流耦合输出电压。　　　　图4 顶部轨迹线：用于设置LM5088中的抖动的三角波形　　底部轨迹线：由于抖动在LM5088评估板上测得的低频输出纹波　　它是通过将RC滤波器与输出电容器并联，并探测2uF电容器上的电压捕捉到的。如果抖动频率低于功率转换器的带宽，控制回路将尝试纠正此附加纹波。在显示的示例中，抖动频率为1.5kHz，LM5088评估板的带宽为15kHz。　　结语　　如果在设计过程后期需要降低基本频率和谐波发射，则启用抖动电路可节省许多重新设计的费用。可在早期设计抖动电路并使其保留不活动，直到最终的EMC测试。最后，对辐射的效果与对传导发射的效果相同，即使是在辐射EMI情况下，也可得出类似的结论。
lc振荡电路相关文章:
分享给小伙伴们：
我来说两句……
最新技术贴
微信公众号二
微信公众号一通过时钟抖动减少EMI&zz
电磁干扰（）曾经是装置设计人员处理高速信号时的特别关注点，现在已经不仅仅局限于少数高端应用。随着半导体技术不断创新，低成本、高性能的片上系统（）、微控制器（）、处理器、数字信号处理器（）、特殊应用集成电路（）、现场可编程门阵列（）以及模拟数字转换器（）已经面市。然而，用于驱动这些集成电路（）的高速时钟信号将产生更多的，这给消费电子、企业、通信以及嵌入装置的设计人员带来了更多挑战。遗憾的是，问题并不仅仅局限于时钟，诸如数据总线、连接件和网络接口等使用数据传输和高速信号的装置也会产生有害的。同时也是数字电源所关注的问题，这些电源通过采用高频开关提升效率。随着产品的更新换代，情况就变得越来越糟，时钟速度的提升和电源电压的降低，降低了产品的整体噪声容限。如果对此置之不理，这些高频信号及其谐波（见图）产生的峰值能量将会超过规范类和类第部分中有关的限制，同时也会延迟产品上市时间。这些问题，连同更短设计周期、批量生产市场对成本敏感性的增长以及更短的产品生命周期，所有这些使得开发人员在有限时间内开发出高质量的产品面临诸多挑战。图下载波和谐波功率与输出驱动强度的对比（范例：时钟）电磁干扰（）任何在电场内移动或变化的电荷都会产生电磁辐射，辐射强度与速度和变化大小成正比。有时电磁波发射是有意而为之，例如当通过手机天线传输数据时；但许多数字系统如、、智能手机、打印机和扫描仪会产生有害的辐射，从而干扰附近的电路。在这些系统内部，周期性时钟信号是辐射的主要来源。基本正弦频率的基频和基频的奇倍频（例如谐波）构成方波。谐波频率决定辐射频谱的频率，同时驱动大小决定带宽或每个谐波的辐射强度。因此，辐射随着边沿速度（上升和下降时间）和驱动大小的提升而增加。屏蔽是广泛采用的防止产生的好方法，可以把抑制在系统内部，使用接地屏蔽完全或部分覆盖辐射点。在有较强辐射的系统中，屏蔽是一种非常有效的方法。对于许多系统而言，尤其是便携式和手持式产品，屏蔽或许是降低辐射最理想的方法。然而屏蔽不仅增加了系统体积、重量和成本（这些因素在许多应用中有严格要求），同时也大大增加了劳动力成本。减少时钟和定时信号产生辐射的另一种广泛采用的方法是，使用低通滤波器消除其产生的高次谐波。具体来说，采用这种方法可以降低信号升降时间，从而减少辐射。但是这一技术在高速系统中通常是不可行的，因为通过滤波来降低升降时间的同时也会降低关键的建立保持时间容限，增加信号过冲、下冲和振铃数量，同时也会增加时钟对其他干扰源的敏感性，所有这些都会对抖动性能造成影响。滤波的另外一个主要问题是它不是系统级的，仅产生有限的局部影响。这就意味着，即使已经降低了系统中的某个节点的辐射，而其他节点的辐射并不会降低。因此，辐射总体降低可能会很小，如要解决所有辐射源问题，需要有更好的技术。扩频时钟技术
虽然产生的基本原理相对容易理解，但由于不易预测的模型和复杂的参数，精确模拟整个系统是困难、耗时且容易出错的。与其尝试调整现有到可接受水平，倒不如在一开始就采用最有效的设计策略确保减少的引入。另外，从源头上消除意味着在整个系统中而不仅仅是在放置滤波器的局部产生更好的信号完整性。控制并降低的最有效的方法之一是采用扩频时钟发生器（）技术。扩频技术不是保持一个固定频率，而是使用低频率信号调制系统时钟，产生一个具有边带谐波的频谱。通过把窄带时钟调制为更宽的频谱，基频和谐波的峰值频谱能量可同时得到降低（见图）。调制频率（）通常在之间，即可足够大的扩展能量到音频带上，也可足够小的避免在系统中产生定时和跟踪问题。图时钟在任意单一频率下降低从本质上来说，
时钟通过线性增加或降低时钟频率而增大了可控抖动。然而尽管扩频信号内总的辐射能量与未调制的信号相同，但是由于频谱被分散到更多频率上，频谱分量的强度相对较低。因此，开发人员能够把降低到所需的水平。此外，技术在降低的同时并没有降低时钟信号质量，可以从测试周期抖动和周期间抖动得出这一结论（见图）。图时钟使周期和周期间抖动最小我们假设使用非线性频率调制的系统时钟。由于该调制是以系统时钟频率为中心（本例中为），因此被称为中心扩频调制。使用频率调制限制的相同时钟所产生的减少量（与未调制系统时钟相比），可通过基频和三次谐波展示。更改配置可了解是如何被消减的，例如对于基频和三次谐波来说，采用三角配置的中心展频与相同时钟上产生的相对减少量是不同的。与其它降低的方法相比，扩频时钟发生器能够使整个系统的大幅降低。具体而言，因为所有时钟和定时信号来源于同一个被调制的时钟，调制比例相同（包括总线和连接件），因此技术降低了整个系统的，而不仅在局部电路。对于大多数应用来说，在初期设计阶段给系统选择扩频时钟，可免去后期因需要降低而采取的补救措施。可编程扩频为系统调整固定功能的时钟发生器通常需要匹配的模拟元器件。与其更换不同的模拟元器件以便优化匹配系统和降低，倒不如选择可编程时钟发生器，通过简单配置不同时钟参数即可优化定制时钟输出，并匹配所需的应用性能（见表）。这种方法消除了手动调谐系统所需的复杂计算，简化了开发过程。可编程时钟元器件也可以轻松快捷的适应设计中影响时序参数的变化，降低开发人员的设计风险。表可编程时钟参数时钟信号完整性的关键因素之一是电路板走线和驱动负载到时钟驱动器的阻抗匹配。阻抗匹配能确保时钟信号不受驱动时钟信号的过冲或下冲以及振铃所造成的影响。可编程时钟可以实现这一目标，通过调整各个时钟输出驱动器的阻抗大小，确保与不同负载阻抗大小的优化配置。可编程时钟驱动强度允许开发人员分别为每个输出进行负载阻抗匹配，以获取相匹配的阻抗大小，基于系统测算出的实际大小优化信号完整性。此外，在可接受的信号完整性限度内，可编程驱动电平可以用于控制时钟信号上升和下降时间，在可接受的信号完整性限制下降低速度。通过降低信号的总体高频谐波含量，进一步降低辐射。灵活的可编程时钟频率调制也简化了电磁兼容性（）测试。由于频率调制可以变化（例如，时钟的频率调制范围是），因此在设计和测试过程中，可以轻而易举地进行兼容性测试。这种可编程能力使得在设计阶段早期即可进行验证反馈，消除了设计后期修改所需的成本，避免了产品设计延迟，大大缩短了产品上市时间。辐射在可接受的范围内、且产品满足要求的系统开发人员也能够从扩频时钟发生器的使用中获益。例如，许多大批量生产的消费产品，例如喷墨多功能打印机或掌上电脑（）采用多层电路板增加信号容差。如果将时钟应用于此类设计，通常能够降低辐射水平，甚至能够采用更少层数电路板实现系统，从而大大节约成本。时钟选型系统开发人员可在多种为消减而优化的通用、低压时钟中进行选型。例如，的时钟（见图）可编程时钟解决方案，支持最多路输出，频率范围最大，适用于大批量和对成本敏感的应用，例如数码相机、打印机、显卡、机顶盒、（高清电视）和家庭网关等。这些时钟元器件通常具有较低功耗（内核功耗），与其他时钟技术相比较少的电路板空间（封装尺寸），而且每个输出频率支持独立的（频谱扩展控制）控制（即开关）。图可编程通用时钟可为特定互连标准而优化的时钟发生器也是可选择的，例如时钟。有两类可选产品：固定功能时钟以及工厂定制时钟，这些元器件符合、、标准，适用于消费类、服务器、存储、医疗和测试装置等应用中。时钟也支持标准规定的。同时，开发人员也可以选择特别针对处理器的时钟发生器。例如，低功耗替代时钟为基于的嵌入式应用提供低功耗下运行。这些应用包括存储、刀片式服务器、机顶盒、医疗、测试装置以及家庭和工业自动化应用等。由于针对基于应用进行了优化，因此所提供的集成特性消除了多种板级元器件，例如外部电阻和电平转换器，从而降低了系统成本。同时，开发人员应意识到，在整个系统中分配时钟信号时，时钟分配元器件可用来减少。这些时钟分配元器件能够追踪频谱扩展，能够传输它到各分布时钟上。诸如零延时和扇出缓冲器等元器件适用于服务器、路由器和交换机；同时温度控制的（）扇出缓冲器适用于智能手机、平板电脑和其他便携式系统，提供优秀的频率控制解决方案。许多消减措施和定时特性可以集成到（扩频时钟发生器）元器件来获取更高性能。一些时钟支持多路输出，大多数时钟具有可选频谱扩展时钟功能的多路（锁相环），开发人员可集成关键元器件，例如缓冲器和电平转换器。例如，的时钟具有一个时钟倍频器、内置频率分频器和开关电路，提供两路输出；而元器件功能更多，最多可提供路输出。基于一阶晶体（）的多输出时钟，每个时钟都有各自的可编程范围，无需多种不同的晶体或晶体振荡器，因此，大幅降低了成本，缩小了电路板尺寸。对于便携式装置，使用可编程的时钟与传统时钟拓扑相比可改善功耗，延长电池寿命。对于大批量应用市场来说，开发人员可以创建定制配置的时钟元器件去优化抖动性能、功能及成本。例如，为了加快设计进程，提供基于的在线工具)，时钟产品选择和元器件配置的一气呵成，并且无论有没有都允许客户为不同应用特制的时钟产品。小结评估及模拟辐射是个相当复杂的过程。通过简单的调整布局、上升下降时间，以及采用扩频时钟技术，无需复杂的分析和模拟，开发人员就可以将辐射功率降低到满足大多数应用需要的水平。时钟在源头上消除，提供了一种具有成本效益的管理方法。元器件具有高集成度和灵活的定时参数，能够简化系统设计、消除了许多高成本的分立元器件，同时提升了性能、最大限度地降低了电路板面积、缩短了产品上市时间。
已投稿到：
以上网友发言只代表其个人观点，不代表新浪网的观点或立场。频率抖动技术（降低EMI）-电子产品世界论坛
频率抖动技术（降低EMI）
&&&&&&& 频率抖动技术(Frequency Jitter)是一种从分散谐波干扰能量着手解决EMI问题的新方法。频率抖动技术是指开关电源的工作频率并非固定不变，而是周期性地由窄带变为宽带的方式来降低 EMI，来减小电磁干扰的方法。
下面这篇文章通过一个例子讲述了频率抖动技术在电源设计中的巨大作用
频率抖动技术介绍
　　TOPGX系列芯片是一种内部集成了PWM控制电路和MOSFET的功率芯片,工作频率为132kHz,并周期性地以132kHz为中心上下变动4kHz。在4ms周期(频率为250Hz)内,完成一次从128 kHz至136 kHz之间的频率抖动,其频率变化和开关电压波形如图1所示。
图1：频率抖动示意图
采用相同外围电路进行对比测量,当初级峰值电流相同时,应用了频率抖动技术的电源其EMI测量结果如图2右图所示,未采用频率抖动技术的电源其EMI测量结果如图2左图所示,通过比较左右两图的准峰值(QP)和平均值(AV),明显可以看出,未采用频率抖动技术时,各次谐波较窄而且离散,幅值在谐波频率处较高;采用频率抖动技术时,谐波幅值降低并且变得平滑,高次谐波接近连续响应。减小EMI的效果十分显著。
图2：EMI传导测量对比
分析频率抖动技术的工作原理时,先要解释EMI测试标准及其测量原理。
电磁干扰测试标准及原理
国际无线电干扰特别委员会(CISPR),美国联邦通信委员会(FCC)分别制定的CISPR22和FCC标准,分别应用于欧洲和北美。欧洲EN55022标准等同于CISPR22标准。A级为工业级,B级为民用级,B级标准比A级标准严格。其中150kHz-30MHz为传导测量范围,30MHz-1GHz为辐射测量范围,如图3所示。
图3：EN55022A级和B级标准　
　　 测量电磁干扰的原理是用干扰分析仪将噪声信号中的频率分量,以一定的通频带选择出来,予以显示和记录,当连续改变设定频率时就能得到噪声信号的频谱。干扰分析仪以9kHz频宽扫描整个频带,测量出噪声信号的准峰值和平均值,如图4所示。
频率抖动技术工作原理
对噪声信号进行谐波分析,可得出谐波波形中各次谐波的幅值和相角。在电磁兼容性技术中,所关心的只是噪声幅值必须要在规定限度内。各次谐波幅值随频率的分布称为幅密度频谱。在频率f1处,频带宽为&Df的谐波幅度为F(f1)&Df,如图5所示。
周期干扰信号的频谱为离散型,各谱线高度为二次谐波、三次谐波&的幅值,各谱线间的距离为基波频率的整数倍。采用频率抖动技术后,基波频率变化幅值为&4kHz,二次谐波为&8kHz&,n次谐波为&4nkHz。如图六所示,谐波次数越高,频率分散越大。这样,噪声谐波频率分散,使各次谐波在f1处能量的叠加降低,噪声能量得以分散、减小,在整个频带上保证了幅值裕量,从而满足电磁兼容性要求。
采用频率抖动技术后,噪声信号的准峰值(QP)随频率增加变动不大,下降约2dB,而噪声信号的平均值(AV)随频率增加下降十分明显,所以频率抖动技术在高频段效果更显著,如图7所示。实现频率抖动技术需要为PWM发生器中的振荡器设置频率调整环节。
&频率抖动技术与其它方法的比较
频率抖动技术相辅相成,并具有更突出的优点,如下文所示。
形成开关电源电磁干扰的三个条件是干扰源、耦合途径、受扰设备。因此常用的抑制电磁干扰方法有以下几种：(1)采用滤波元件,如共模电感、X1和Y1电容,X1电容用于输入线间滤波,Y1电容故障时只会断路而不会短路,因此用于初次级电路间;(2)采用变压器内部加屏蔽绕组,外包屏蔽铜带,并将磁芯接地等方法;(3)在高频开关 (MOSFET和次级整流二极管) 上加Snubber电路,减小dv/dt和di/(4)通过完善PCB设计,减小有高频电流回路的面积,高频元件采用Kelvin接法等。
这些方法可以有效地抑制电磁干扰,但每种方法都有其局限性,采用共模电感、X1和Y1电容受到体积、成本的制约;变压器抗干扰技术增加了变压器的绕制难度,绝缘也要十分小心;高频开关上加Snubber电路会降低电源的效率,增加高频开关的损耗;而PCB设计需要丰富的经验,并要考虑到方便产品制造(如机插元件要求水平布置等)。相比之下,频率抖动技术采用功率半导体集成芯片内部电路来改善EMI,高效而且可靠;使用中不依靠电源设计人员的经验,无需增加体积并能节省外围元件的成本,也不会对电源的效率带来任何负面影响,更不会给电源产品的制造增加任何不便。
频率抖动技术是一种通过改善控制技术获得性能优化的新方法,首先在高频数字电路中开始使用,现在已被集成开关电源芯片所采用,大量应用于小功率开关电源产品中,为抑制开关电源电磁干扰提供了新思路。
匿名不能发帖！请先 [
Copyright (C) 《电子产品世界》杂志社 版权所有