Verilog设计 HDL设计

设计一个无符号十进制硬件加法器使用Create-SOPC2000实验平台的KEY键或者拨码开关作为输入和控制信号输入通道,数码管显示输出信号例如:首先输入加数“”(数码管显示98),然後输入被加数“”(数码管显示71)最后按操作键在数码管上显和169。此时8个数码管应从左到右显示:系统中不允许调用系统提供的参数鈳调加法器。


我要回帖

更多关于 Verilog设计 的文章

 

随机推荐