随着WS信号的改变导出一个WSP脉冲信号，进入并行移位寄存器装入DATA LEFT或DATA RIGHT从而输出数据被激活。串行数据在时钟下降沿移出串行数据的默认输入是0，因此所有位于最低位(LSB)后嘚数据将被设置为0

n”译码器对计数器数值进行译码后，第一个串行的数据(MSB)在SCK时钟信号的上升沿被存放进入B1随着计数器的增长，接下来嘚数据被依次存放进入B2到Bn中在下一个WS信号改变的时候，数据根据WSP脉冲的变化被存放进入左(声道)锁存器或者右(声道)锁存器并且将B2一Bn的数據清除以及计数器重设，如果有冗余的数据则最低位之后的数据将被忽略注意：译码器和计数器(虚线内的部分)可以被一个n比特移位寄存器所代替，如图3所示

        当计数计满时，即ENn为高时计算器EN信号变成低电平，使计数器停止计数同时也使串并转换模块停止接收数据。