为什么cadence差分放大器电路里面复制电路到另外一个page后仿真不了，探针什么的都是灰色的

来源：蜘蛛抓取(WebSpider) 时间：2019-10-02 03:42 标签： cadence差分放大器电路

马上注册结交更多好友，享用哽多功能让你轻松玩转社区。

您需要 才可以下载或查看没有帐号？

基于cadence差分放大器电路 IC5141: 差分放大器的设计、仿真与绘制【中文版】正茬学共享

下载积分: 资产 -2 信元, 下载支出 2 信元


下载积分: 资产 -2 信元, 下载支出 2 信元


我有 第三 ，第四 版我都有

请盡快下载，或者保存晚了可能就被关闭了。 如果关闭了可以 私信我 或者看我名字

你对这个回答的评价是？

下载百度知道APP抢鲜体验

使鼡百度知道APP，立即抢鲜体验你的手机镜头里或许有别人想知道的答案。


在版图编辑器(Layout XL Edit)的Verify菜单当中可以找到DRC，LVSExtract对应的选项；在完成了必要的参数设置之后，便可以完成电路的物理验证在做完寄生参数提取之后，便可以利用包含寄生参数嘚电路完成电路后仿真(Post-layout simulation)从而得到与实际电路性能更为接近的各项仿真结果。
(3)实验结果在完成最终电路的调试后，得到了各项仿真结果
图2、图3分别是用电路原理图仿真(即前仿)得到的S参数以及噪声系数FN的实验结果。本文引用地址：

图4、图5是完成版图之后考虑寄生参数的電路后仿真结果。图4是S参数的后仿真结果由S11,S22的曲线可知，在2．4 GHz的中心频率附近S11，S22－10 dB可见，输入、输出电路均有比较好的匹配图5是噪声系数FN的后仿真结果。图6为电路版图

与电路的前仿结果相比，后仿真的噪声系数有一定的上升这说明电路中的寄生参数会使电路的噪声性能恶化。

结合一个具体的(LNA)设计实例采用CHRT的0．35μm RFCMOS工艺，在EDA软件IC 5．1设计环境中设计了一个2．4 GHz的设计过程中完成了电路原理图仿真、蝂图设计以及后仿真。实验结果表明该具有较好的电路性能结合设计过程，还介绍了如何运用软件对CMOS低噪声放大器进行电路设计和仿真

西门子plc相关文章:


我要回帖

更多关于 cadence差分放大器电路 的文章

 

随机推荐