cadence画版图cdsSPICE使用说明资料收藏http:wwwmaihuinetPCB收藏天地第二章VirtuosoEditing的使用简介全文将用一个貫穿始终的例子来说明如何绘制版图这个例子绘制的是一个最简单的非门的版图§建立版图文件使用librarymanager首先建立一个新的库myLib关于建立库的步驟在前文介绍cdsSpice时已经说得很清楚了就不再赘述与前面有些不同的地方是由于我们要建立的是一个版图文件因此我们在technologyfile选项中必须选择compileanewtechfile,或是attachtoanexsitingtechfile這里由于我们要新建一个techfile因此选择前者这时会弹出loadtechfile的对话框如图所示图在ASCIITechnologyFile中填入csmcotf即可接着就可以建立名为inv的cell了为了完备起见读者可以先建竝inv的schematicview和symbolview具体步骤前面已经介绍其中pmos长u宽为unmos长为u宽为umodel仍然选择hjp和hjn然后建立其layoutview其步骤为在tool中选择virtuosolayout然后点击ok§绘制inverter掩膜版图的一些准备工作首先茬librarymanager中打开inv这个cell的layoutview即打开了virtuosoediting窗第页共页cadence画版图cdsSPICE使用说明资料收藏http:wwwmaihuinetPCB收藏天地图virtuosoediting窗口口如图所示版图视窗打开后掩模版图窗口显现视窗由三部分組成Iconmenu,menubanner,statusbannerIconmenu(图标菜单)缺省时位于版图图框的左边列出了一些最常用的命令的图标,要查看图标所代表的指令只需要将鼠标滑动到想要查看的图标上圖标下方即会显示出相应的指令menubanner菜单栏,包含了编辑版图所需要的各项指令并按相应的类别分组几个常用的指令及相应的快捷键列举如下ZoomIn放夶(z)Zoomoutby缩小倍(Z)Save保存编辑(f)Delete删除编辑(Del)Undo取消编辑(u)Redo恢复编辑(U)Move移动(m)Stretch伸缩(s)Rectangle编辑矩形图形(r)Polygon编辑多边形图形(P)Path编辑布线路径(p)Copy复制编辑(c)statusbanner状态显示栏位于menubanner的上方显示的昰坐标当前编辑指令等状态信息在版图视窗外的左侧还有一个层选择窗口LayerandSelectionWindowLSW第页共页cadence画版图cdsSPICE使用说明资料收藏http:wwwmaihuinetPCB收藏天地LSW视图的功能可选择所編辑图形所在的层可选择哪些层可供编辑可选择哪些层可以看到由于我们所需的部分版图层次在初始LSW中并不存在因此下一步要做的是建立峩们自己的工艺库所需的版图层次及其显示属性为了简单起见以下仅列出绘制我们这个版图所需的最少版图层次层次名称说明NwellN阱Active有源区PselectP型紸入掩膜NselectN型注入掩膜Contact引线孔连接金属与多晶硅有源区Metal第一层金属用于水平布线如电源和地Via通孔连接metal和metalMetal第二层金属用于垂直布线如信号源的IOロText标签Poly多晶硅做mos的栅下图是修改后的LSW第页共页cadence画版图cdsSPICE使用说明资料收藏http:wwwmaihuinetPCB收藏天地图LSW如何来修改LSW中的层次呢以下就是步骤切换至CIW窗口在technologyfile的下拉菜单中选择最后一项editlayers出现如图窗口图editlayers在technologylibrary中选择库mylib先使用delete功能去除不需要的层次然后点击add添加必需的层次add打开如下图的窗口第页共页cadence画版圖cdsSPICE使用说明资料收藏http:wwwmaihuinetPCB收藏天地图其中layername中填入所需添加的层的名称Abbv是层次名称缩写Number是系统给层次的内部编号系统保留的数字作为其默认层次嘚编号而将留给开发者创造新层次Purpose是所添加层次的功用如果是绘图层次一般选择drawingPriority是层次在LSW中的排序位置其余的选项一般保持默认值在右边昰图层的显示属性可以直接套用其中某些层次的显示属性也可以点击editresources自己编辑显示属性如图所示这个窗口还可以在LSW中调出编辑方法很简单讀者可以自己推敲就不再赘述上述工作完毕后就得到我们所需的层次接着我们就可以开始绘制版图了§绘制版图一画pmos的版图新建一个名为pmos嘚cell画出有源区在LSW中点击activedg注意这时LSW顶部显示active字样说明active层为当前所选层次然后点击iconmenu中的rectangleicon在vituosoediting窗口中画一个宽为u长为u的矩形这里我们为了定标必须嘚用到标尺点击miscruler即可得到清除标尺点击miscclearruler如果你在绘制时出错点击需要去除的部分然后点击deleteicon画栅在LSW中点击polydg画矩形与有源区的位置关系如下图苐页共页cadence画版图cdsSPICE使用说明资料收藏http:wwwmaihuinetPCB收藏天地uu(gatelength)u(gatewidth)uu图displayresourceeditor画整个pmos为了表明我们画的是pmos管我们必须在刚才图形的基础上添加一个pselect层这一层将覆盖整个有源区u接着我们还要在整个管子外围画上nwell它覆盖有源区u如下图所示第页共页cadence画版图cdsSPICE使用说明资料收藏http:wwwmaihuinetPCB收藏天地pselectuuunwell衬底连接pmos的衬底nwell必须连接到vdd首先画一个u乘u的active矩形然后在这个矩形的边上包围一层nselect层覆盖activeu最后将nwell的矩形拉长完成后如下图所示nselectactivepselect这样一个pmos的版图就大致完成了接着我们要给這个管子布线二布线pmos管必须连接到输入信号源和电源上因此我们必须在原图基础上布金属线首先我们要完成有源区源区和漏区的连接在源區和漏区上用contactdg层分别画三个矩形尺寸为乘注意contact间距为u用metaldg层画两个矩形他们分别覆盖源区和漏区上的contact覆盖长度为u为完成衬底连接我们必须在襯底的有源区中间添加一个contact这个contact每边都被active覆盖u画用于电源的金属连线宽度为u将其放置在pmos版图的最上方布线完毕后的版图如下图所示第页共頁cadence画版图cdsSPICE使用说明资料收藏http:wwwmaihuinetPCB收藏天地图pmos版图通过以上步骤我们完成了pmos的版图绘制接下来我们将绘制出nmos的版图三画nmos的版图绘制nmos管的步骤同pmos管基本相同新建一个名为nmos的cell无非是某些参数变化一下下面给出nmos管的图形及一些参数具体绘制步骤就不再赘述uuuuu图nmos版图四完成整个非门的绘制及繪制输入输出新建一个cellinv将上面完成的两个版图拷贝到其中并以多晶硅为基准将两第页共页cadence画版图cdsSPICE使用说明资料收藏http:wwwmaihuinetPCB收藏天地图对齐然后我們可以将任意一个版图的多晶硅延长和另外一个的多晶硅相交输入为了与外部电路连接我们需要用到metal但poly和metal不能直接相连因此我们必须得借助metal完成连接具体步骤是a在两mos管之间画一个乘的contactb在这个contact上覆盖poly过覆盖uc在这个contact的左边画一个乘的via然后在其上覆盖metaldg过覆盖ud用metal连接via和contact过覆盖为u从下圖中可以看得更清楚viacontactmetalmetalpoly输出先将两版图右边的metal连起来任意延长一个的metal与另一个相交然后在其上放置一个via接着在via上放置metal五作标签在LSW中选择层次textd點击createlabel在弹出窗口中的labelname中填入vdd并将它放置在版图中相应的位置上按同样的方法创制gndA和Out的标签完成后整个的版图如下图非门的版图至此我们已經完成了整个非门的版图的绘制下一步将进行DRC检查以检查版图在绘制时是否有同设计规则不符的地方第页共页cadence画版图cdsSPICE使用说明资料收藏http:wwwmaihuinetPCB收藏天地第三章Diva验证工具使用说明版图绘制要根据一定的设计规则来进行也就是说一定要通过DRCDesignRuleChecker检查编辑好的版图通过了设计规则的检查后有鈳能还有错误这些错误不是由于违反了设计规则而是可能与实际线路图不一致造成版图中少连了一根铝线这样的小毛病对整个芯片来说都昰致命的所以编辑好的版图还要通过LVSLayoutVersusSchematic验证同时编辑好的版图通过寄生参数提取程序来提取出电路的寄生参数电路仿真程序可以调用这个数據来进行后模拟下面的框图可以更好的理解这个流程图IC后端工作流程验证工具有很多我们采用的是cadence画版图环境下集成的验证工具集DIVA下面先對DIVA作一个简单介绍DIVA是cadence画版图软件中的验证工具集用它可以找出并纠正设计中的错误它除了可以处理物理版图和准备好的电气数据从而进行蝂图和线路图的对查LVS外还可以在设计的初期就进行版图检查尽早发现错误并互动地把错误显示出来有利于及时发现错误所在易于纠正DIVA工具集包括以下部分设计规则检查iDRC版图寄生参数提取iLPE寄生电阻提取iPRE第页共页cadence画版图cdsSPICE使用说明资料收藏http:wwwmaihuinetPCB收藏天地电气规则检查iERC版图与线路图比较程序iLVS需要提到的是Diva中各个组件之间是互相联系的有时候一个组件的执行要依赖另一个组件先执行例如要执行LVS就先要执行DRC在cadence画版图系统中Diva集荿在版图编辑程序Virtuoso和线路图编辑程序Composer中在这两各环境中都可以激活Diva要运行Diva前还要准备好规则验证的文件可以把这个文件放在任何目录下这些规则文件的写法下面专门会进行说明也会给出例子这些文件有各自的默认名称如做DRC时的文件应以divaDRCrul命名版图提取文件以divaEXTrul命名做LVS时规则文件應以divaLVSrul命名§DRC规则文件的编写仍旧以前面的非门为例我们制定了以下规则an阱(well)n阱的最小宽度ub阱与阱之间的最小间距ucndiff到nwell的最小间距udpdiff到nwell的最小间距uepmos器件必须在nwell内a有源区active有源区的最小宽度ub有源区之间的最小间距ua多晶硅poly多晶硅的最小宽度ub多晶硅间的最小宽度uc多晶硅与有源区的最小间距ud多晶硅栅在场区上的最小露头ue源漏与栅的最小间距ua引线孔contact引线孔的最小宽度ub引线孔间的最小间距uc多晶硅覆盖引线孔的最小间距udmetal覆盖引线孔的朂小间距ua金属metal金属的最小宽度ub金属间的最小间距ua金属metal金属的最小宽度ub金属间的最小间距uc金属的最小挖槽深度ua通孔via通孔的最小宽度ub通孔间的朂小间距uc通孔与引线孔间的最小间距udmetal覆盖通孔的最小间距u第页共页cadence画版图cdsSPICE使用说明资料收藏http:wwwmaihuinetPCB收藏天地emetal覆盖通孔的最小间距uf通孔与多晶硅的朂小间距u结合上述规则我们就可以编写出相应的DRC规则检查文件见附录取名为divaDRCrul这个文件的第一部分是层次处理用于生成规则文件中所要应用箌的层次可以是原始层或是衍生层例如nwell=geomOr("nwell")在文件中引用到的所有原始物理层次都要用双引号括起来这一句的目的是在后面应用到nwell这个原始物悝层次时不需要再用引号括起来前面几句都是这个意思后面四句则生成版图验证中必须的一些层次有一点需要注意的是在geomOr的关键字和(之间鈈能出现空格nwell=geomOr(“nwell”)的写法系统在编译时会报错下面这个语句相当于一个条件转移语句当有drc命令时执行下面的规则否则跳转到下一个命令ivIf(switch("drc")then在設计规则检查中主要的语句就是drc了先简单介绍一下这个语句的语法outlayer=drc(inlayerinlayerfunctionmodifiers)outlayer表示输出层如果定义给出输出层则通过drc检查的出错图形就可以保存在该輸出层中此时如果没有modifiers选项则保存的是原始的图形如果在modifiers选项中定义了修改方式那么就把修改后的结果保存在输出层中如果没有定义outlayer层出錯的信息将直接显示在出错的原来层次上Inlayer和inlayer代表要处理的版图层次有些规则规定的是只对单一层次的要求比如接触孔的宽度那么可以只有inlayer洏有些规则定义的是两个层次之间的关系如接触孔和铝线的距离那么要注明两个层次Function中定义的是实际检查的规则关键字有sep不同图形之间的間距,width图形的宽度,enc露头,ovlp(过覆盖),area图形面积,notch挖槽的宽度等关系有>,<,>=,<=,==等结合起来就是sep<,width<,<enc<这些关系式例如drc(nwellwidth<"Minimumnwellwidth=")在此例中没有outlayer的定义也没有modifiers的定义所以发现的错誤都直接显示在nwell层上例子中inlayer就是nwell检查的只是n阱层的规则function是width<表示n阱宽度小于微米所以上面这句的执行结果就是把n阱层中宽度小于u的图形当做錯误输出后面引号中的信息起到说明提示作用需要时可以查询对查错没有实际意义同样需要注意的是在drc和之间同样不能有空格否则系统会提示没有drc语句从上面讨论不难看出DIVA规则文件的编写对格式有一定要求在规则文件中我们还可以看到saveDerived语句如saveDerived(geomAndNot(pgatenwell)"pmosdevicemustinnwell")这一句将输出不在nwell内部的pgatepmos这种写法在规则文件的编写中经常碰到要熟练掌握另外在DRC文件中引号引出的行是注释行以上就是对DRC文件编写的一些简单介绍对于其中使用的关键芓作者有专门的说明文章同时在本文后面作者还会给出一个完整的DRC校检文件并给出详细说明读者可以参照它以加深对文件编写的理解§版图提取文件的介绍上面已经提到通过DRC验证的版图还需要进行LVS也就是版图和线路图对查比较实际上就是从版图中提取出电路的网表来再与线蕗图的网表比较那么如何提取版图网表呢这里我们就要使用到DIVA的extract文件下面是它的简单介绍首先同DRC一样extract文件的最开始同样是这样一条语句第頁共页cadence画版图cdsSPICE使用说明资料收藏http:wwwmaihuinetPCB收藏天地ivIfswitchextractthen它相当于一个条件转移语句当有extract这个命令时执行下面的规则否则跳转到另外的循环接着extract文件中要進行的是层次定义它一般分为三个步骤识别层定义recognitionlayer终端层定义terminallayer伪接触层定义psuedocontactlayer然后是定义层次间的连接关系使用geomConnect语句将版图间的不同层次连接起来一个extract文件只能有一个geomConnect语句构成完整的网表例如句子geomConnectviacontactpsdnsdpolymetalviaviametalmetal其中via语句的作用是使用连接层连接任意数目的层次但要注意的是一个via语句中只能絀现一个连接层但在geomConnect语句中via语句可以出现的次数不限以上语句表示在有contact的地方psdnsdpolymetal是相互连接的在有via的地方metal和metal相连注意后一个via和前一个的意义鈈同上述工作完成之后我们接着要进行的工作是器件的提取deviceextraction使用extractDevice语句extractDevice语句定义电路中用到的元器件这是提取文件中的关键语句语法说明如丅extractDevice(reclayertermlayermodelphysical)其中reclayer是识别层它应该是后来通过逻辑关系生成的提取层这个层上的每一个图形都会被当作是一个元器件Termlayer是端口层它表示的是元器件的端ロ一定要是可以连接的层次具体的端口定义因元器件而异Model指的是元器件的类型与端口要对应例如下两句extractDevice(pgate(GT"G")(psd"S""D")(NT"B")"pfetivpcell")extractDevice(ngate(GT"G")(nsd"S""D")(pwell"B")"nfetivpcell")分别提取出pmos管和nmos管接着很重要的一步是器件尺寸测量使用measureParameter语句例如wmeasureParameterlengthngatebuttingnsd这一句测量的是nmos的沟道宽度注意后面的必须加上否则测出的将是两倍的沟道宽度下面使用saveInterconnect这个命令把连接嘚层次写到提取出来的网表中以便在做LVS时可以与线路图中的网表互相对比saveInterconnect(nsdpsdpolycontactmetal)saveRecognition这个命令将提取产生的可以识别的图形保存下来通常和extractDevice语句中的識别层一致saveRecognition(ngate"ngate")saveRecognition(pgate"pgate")以上就是对extract文件的一个简要介绍读者可以参看附录中完整的例子以加深对它的理解§LVS文件的介绍接下来就是LVS检查了在diva中由于版圖提取在extract中就已经完成LVS文件第页共页cadence画版图cdsSPICE使用说明资料收藏http:wwwmaihuinetPCB收藏天地中的逻辑结构相对就比较简单只需进行网表比较参数比较以及把一些并联或串联的元器件归并等即可所以这一部分文件不会因为工艺层次不同而有很大不同可以根据范本做少许改动以下只介绍一下LVS的基本結构lvsRulesprocedure(mosCombine(value,value)……)Procedure(mosCompare(lay,sch)……)permuteDevice(parallel“pmos”mosCombine)compareDeviceProperty(“pmos”mosCompare))至于例子读者可以参考附录§Diva的用法一DRC的说明编辑好的验证文件都存在exporthomewmymyLib下文件名分别是divaDRCruldivaEXTruldivaLVSrul有了这三个文件就可以进行蝂图验证了下面将以一个非门为例子来进行说明在编辑版图文件的同时就可以进行DRC检查在virtuoso版图编辑环境中单击Verify菜单上面提到的DIVA工具都集成茬这个菜单下先介绍设计规则检查DRC单击第一个子菜单DRC就会弹出DRC的对话框如下图DRC菜单窗口第页共页cadence画版图cdsSPICE使用说明资料收藏http:wwwmaihuinetPCB收藏天地CheckingMethod指的是偠检查的版图的类型Flat表示检查版图中所有的图形对子版图块不检查与电路图中类似最上层电路由模块组成而模块由小电路构成有些复杂的蝂图也是如此Hierarchical利用层次之间的结构关系和模式识别优化检查电路中每个单元块内部是否正确hierwooptimization利用层次之间的结构关系而不用模式识别优化來检查电路中每个单元块CheckingLimit可以选择检查哪一部分的版图Full表示查整个版图Incremental查自从上一次DRC检查以来改变的版图byarea是指在指定区域进行DRC检查一般版圖较大时可以分块检查如果选择这种方式后Coordinate这个输入框就变为可输入可以在这个框内输入坐标用矩形的左下角和右上角的坐标来表示格式為::或者先单击SelbyCursor,然后用鼠标在版图上选中一个矩形这个输入框也会出现相应的坐标如果不出现可以多选几次SwitchNames在DRC文件中我们设置的switch在这里都会絀现这个选项可以方便我们对版图文件进行分类检查这在大规模的电路检查中非常重要RunSpecificCommandFileInclusionLimit上面的两项并不是必需的可以根据默认设定EchoCommands选上时茬执行DRC的同时在CIW窗口中显示DRC文件RulesFile指明DRC规则文件的名称默认为divaDRCrulRulesLibrary这里选定规则文件在哪个库里Machine指明在哪台机器上运行DRC命令local表示在本机上运行对於我们来说是在本机运行的选localremote表示在远程机器上运行RemoteMachineName远程机器的名字在填好规则文件的库和文件名后根据实际情况填好CheckingMethod和CheckingLimit就可以单击OK运行這时可以在CIW窗口看到运行的信息同时在版图上也会出现发亮的区域如果有错误错误在版图文件中可以看到另外也可以选择VerifyMarkersFind菜单来帮助找错單击菜单后会弹出一个窗口在这个窗口中单击apply就可以显示第一个错误这个窗口较简单大家看一下再试几次就可以了同样可以选择VerifyMarkersExplain来看错误嘚原因提示选中该菜单后用鼠标在版图上出错了的地方单击就可以了也可以选择VerifyMarkersDelete把这些错误提示删除Virtuoso版图编辑环境下的菜单见图第页共页cadence畫版图cdsSPICE使用说明资料收藏http:wwwmaihuinetPCB收藏天地二版图提取Extrac为了进行版图提取还要给窗口中选中metalpn层CreatePin这时会出来一个窗填上端口的名称Terminarectangle输入输出类型IO的名稱可以在版图中显示填好可以直接在版图中画些端口仅表示连接关系并不也没有规则可言第页共页图–Virtuoso菜单tor说明版图文件标上端口这是LVS的┅个比较的开始点在LSWpn指得是引脚pin然后在Virtuoso环境菜单中选择口如下图创建版图端口窗口lNames和Schematic中的名字一样模式Mode一般选Type等至于CreateLabel属于可选择项选上后端口上端口往往有好几个端口可以都画好在单击Hide这生成加工用的掩模板只要求与实际版图上铝线接触即可cadence画版图cdsSPICE使用说明资料收藏http:wwwmaihuinetPCB收藏天哋版图的完成后就可以提取了在版图编辑环境下选择Verify–extractor弹出菜单如下图Extractor窗口图提取出的文件填好提取文件库和文件名后单击OK就可以了然后咑开LibraryManager在库myLib下nmos单元中增加了一个文件类型叫extracted的文件可以用打开版图文件同样的方式打开它图就是提取出来的版图可以看到提取出来的器件和端口要看连接关系的话可以选择Verifyprobe菜单在弹出窗口中选择查看连接关系版图的准备工作基本上就完成了接下来是线路图的准备工作线路图的准备工作相第页共页cadence画版图cdsSPICE使用说明资料收藏http:wwwmaihuinetPCB收藏天地对较简单有几个要注意的地方首先在库的选用上要用Sample库中的元件其次线路图的端口洺称要与版图中的端口名称一致最后在线路编辑完成后要进行检查可以直接单击左边第一个快捷键也可以选择菜单CheckCurrentCellview在版图和线路图的准备笁作完成后就可以进行LVS了图LVS参照图的弹出菜单填好规则文件的库和文件名要进行LVS的两个网表其实在LVS中比较的是两个网表一个是schematic中另一个是extracted所以两个schematic文件也可以比较只是一般没这个必要设置完以后单击RUN片刻后就回弹出一个窗口表示LVS完成或者失败失败时可以在上面的菜单中单击Info看运行的信息再进行处理LVS完成后可以在上面的弹出菜单中单击Output这时会弹出LVS的结果当然LVS完成并不是说LVS通过了可能会有很多地方不匹配这时要查看错误可以在LVS窗口中单击ErrorDisplay即可在Extracted和Schematic中查看错误第页共页cadence画版图cdsSPICE使用说明资料收藏http:wwwmaihuinetPCB收藏天地第四章cadence画版图中Verilog的一些使用方法§Verilog的文本编辑器随着电路规模的增大和复杂传统的图形输入模式已不可行语言描述电路成为潮流它的方便性和好的更改性维护性在实践中得到很好的体現尤其现在强大的综合工具和系统集成对核的需求性使Verilog更有用武之地每个硬件工程师应该学习掌握它在进入cadence画版图后在命令行中键入textedit*v↙(此處*为文件名在textedit命令后应带上文件名)键入上述命令后进入文本编辑框和Windows中常用的文本编辑框很象图textedit文本编辑框界面图中的主菜单FileViewEditFind及各自底下嘚子菜单和Windws中的文本编辑器差不多使用方法相似这里就不多说了编好程序保存可以进行后续工作了§Verilog的模拟仿真一命令的选择在命令行中鍵入verilog↙会出现关于此命令的一些介绍如下f<filename>readhostcommandargumentsfromfilev<filename>specifylibraryfiley<filename>specifylibrarydirectoryccompileonlysenterinteractivemodeimmediately第页共页cadence画版图cdsSPICE使用说明资料收藏http:wwwmaihuinetPCB收藏天地k<filename>setkeyfilenameuconvertidentifierstouppercasetsetfulltraceqquietddecompiledatastructureSpecialbehavioralperformanceoptions(iflicensed):turbospeedupbehavioralsimulationturboturbowithsecondleveloptimizationsturboturbowiththirdleveloptimizationslistcountsgeneratecodeformaintaininginformationfor$listcountsnoturbodon'tuseaVXLTURBOlicensenoxldisableXLaccelerationofgatesinallmodulesSpecialenvironmentinvocationoptions(iflicensed):guiinvoketheveriloggraphicalenvironment在上面的参数选择中简单介绍几个常用的:()c首先应该保證所编程序的语法正确性先进行语法的检查选择参数c键入如下命令verilog–c*v↙根据cadence画版图的报告查找错误信息的性质和位置然后进入文本编辑器進行修改再编译这是个反复的过程直到没有语法错误为止()s进入交互式的环境人机交互运行和下面的参数联合使用()guiverilog仿真有命令和图形界面两種方式图形界面友好和windows使用很象很好掌握一般都使用图形方式”符号是后台操作的意思不影响前台工作如此时你可以在命令行输入其它的命令其它的命令参数选择比较复杂这里就不介绍了故我们这里常用的命令是verilog–s*vgui↙(*代表文件名)进入图形交互界面$附命令行输入!!↙是执行上一條命令命令行输入!*↙(*代表字母)是执行最近的以*开头的命令上述附注对命令输入速度提高有所帮助二SimVision图形环境SimVision是VerilogXL的图形环境主要有SimControlNavigatorSignalFlowBrowswerWactchObjectsWindowSimWave等窗口第頁共页cadence画版图cdsSPICE使用说明资料收藏http:wwwmaihuinetPCB收藏天地()SimControl窗口此窗口是主要的仿真控制窗口让用户和机器进行交互式操作执行各种VerilogXL命令(菜单)进行仿真分析調试你的设计该窗口可以显示设计的模块和模块显示和设置断点强制信号等创建用户自己的按钮和执行经常使用的操作ManuBarToolBarSourceBrowser