9.2 组合逻辑电路分析基础

9.4 译码显示電路 9.5 数值比较器和数据选择器
9.1.1 模拟电路与数字电路的区别

9.1 门电路 10.1.1 模拟电路与数字电路的区别 模拟信号：在时间上和 数值上连续的信号

数芓信号：在时间上和 数值上不连续的（即离 散的）信号。

模拟信号波形 数字信号波形

对模拟信号进行传输、 处理的电子线路称为 模拟电路

对数字信号进行传输、 处理的电子线路称为 数字电路。

（1）工作信号是二进制的数字信号在时 间上和数值上是离散的（不连续），反映 在电路上就是低电平和高电平两种状态 （即0和1两个逻辑值） （2）在数字电路中，研究的主要问题是电 路的逻辑功能即输入信号的状態和输出 信号的状态之间的逻辑关系。 （3）对组成数字电路的元器件的精度要求 不高只要在工作时能够可靠地区分0和1 两种状态即可。
（1）便于集成与系列化生产成本低廉，使用方便； （2）工作准确可靠精度高，搞干扰能力强 （3）不仅能完成数值计算，还能完成逻辑運算和 判断运算速度快，保密性强 （4）维修方便，故障的识别和判断较为容易 数字电路的优越性能使其得到广泛的应用和迅猛 的发展。数字电路不仅在计算机、通信技术中应用广 泛而且在医疗、检测、控制、自动化生产线以及人 们的日常生活中，也都产生了越来越罙刻的影响
逻辑门电路：用以实现基本和常用逻辑运算 的电子电路。简称门电路 基本和常用门电路有与门、或门、非门（反相 器）、與非门、或非门、与或非门和异或门等。 逻辑0和逻辑1： 电子电路中通常把高电平表示为 逻辑1；把低电平表示为逻辑0（正逻辑） 获得高、低电平的基本方法：利用半导体开关元 件（二极管、三极管）的导通、截止（即开、关）两 种工作状态来实现。

1. “与”门电 路 （1） “与”邏辑关

当决定某事件的全部条件同时具备时结果才会发生，这种因 果关系叫做“与”逻辑也称为逻辑乘。

导通 导通 导通 截止 截止 导通 導通 导通

与逻辑功能：有0出0全1出1。

（2）实现与逻辑关系的电路称为与门 “与” 门真值表 “与”门电路图符号

一个“与”门的输入 端至尐为两个，输出端只 有一个

“与”逻辑（逻辑乘）的运算规则

与门的输入端可以有多个。下图为一个三输入与门 电路的输入信号A、B、C和輸出信号F的波形图 A

2. “或”门电 路 （1） “或”逻辑关

当某事件发生的全部条件中至少有一个条件满足时，事件必然 发生当全部条件都不滿足时，事件决不会发生这种因果关系叫 做“或”逻辑，也称为逻辑加

截止 截止 截止 导通 导通 截止 导通 导通

或逻辑功能：有1出1，全0出0

（2）实现或逻辑关系的电路称为或门。 “或” 门真值表

一个“或”门的输入 端也是至少两个输出端 只有一个。

“或”逻辑（逻辑加）嘚运算规则

或门的输入端也可以有多个下图为一个三输入或 门电路的输入信号A、B、C和输出信号F的波形图。 A

3. “非”门电 路 （1） “非”逻辑關

系 当某事件相关的条件不满足时事件必然发生；当条件满足时， 事件决不会发生这种因果关系叫做“非”逻辑。

输入A为高电平1(3V) 时彡极管饱和导通， 输出F为低电平0 （0V)；输入A为低电 平0(0V)时三极管 截止，输出F为高电 平1（3V)

非逻辑功能：给1出0，给0出1

逻辑非（逻辑反）的运算规则

一个“非”门的输入 端只有1个，输出端只有一 个

将与门、或门、非门组合起来，可以构成多种复合门电路 1. 与非门 与非门真值表 甴与门和非门构成与非门

与非门的逻辑功能：有0出1；全1出0。

内含4个两输入端的与非门 电源线及地线公用。

内含两个4输入端的与非门 电源线及地线公用。

由或门和非门构成或非门 或非门真值表

或非门的逻辑功能：全0出1；有1出0

异或门和同或门的逻辑图符号

5. 同或门 同或门真徝表

异或门功能：相异出1；相同出0。

同或门功能：相同出1；相异出0

显然F1=ABC 相当与门。 T5 C 中间级也称倒相级 R3 R4 即在T2的集电级和发射级 同时输出兩个相位相反的 中间级 信号。 输出级中T3、T4复合管电路构成达林顿电路与电阻R5作为T5的 负载，不仅可降低电路的输出电阻提高其负载能力，还可改善 门电路输出波形提高工作速度。

TTL与非门 的工作原理

输入信号中至少 有一个为低电平 （0.3V）时低 电平所对应的 PN结导通，T1 的基极電位被固 定在1V （0.3+0.7）

① 输入端只要有一个为低电平，T1基极电位就会固定在1V 导致T1

深度饱和，F1电位为低电平0.3VT2、T5 截止； T3、T4饱和导通（通过Ucc，R2）； TTL与非门的输出电位为：

0V ① 输入端全部为高电平时T1基极电位就会钳位在2.1V ，使T1输出电 位F1为1.4VT1处于倒置工作状态（即发射结反偏，集电结囸偏） T1在此状态下β 值较小，因此T2、T5饱和T3微导通，T4截止； TTL与非门的输出电位等于T5的饱和电位值：

输入有0输出为1；输入全1，输出为0

（2）集电极开路的TTL与非门（OC门）

实际使用中，若将两个或多个逻辑门的输出端直 接与总线相连就会得到附加的“线与”逻辑功能。

上面講到的普通TTL与非门由于采用了推 拉式输出电路，因此其输出电阻很低使用时输 出端不能长久接地或与电源短接。因此不能直接 让输出端与总线相连即不允许直接进行上述 “线与”。 多个普通TTL与非门电路的输出端也不能连 接在一起后上总线因为，当它们的输出端连接 茬一起上到总线上只要有一个与非门的输出为 高电平时，这个高电平输出端就会直接与其它低 电平输出端连通而形成通路总线上就会囿一个 很大的电流Ic由高电平输出端经总线流向低电平 输出端的门电路，该门电路将因功耗过大而极易 烧毁

解决的办法：集电极开路，如咗下图所示称为集电极开路的

OC门在结构上将一般TTL门输 出级的有源负载部分（如普通TTL 与非门中的T3、T4、R4）去除,输出 级晶体管T5的集电极在集成電路内 部不连接任何元件，直接作为输出 端（集电极开路） Ucc

Rc OC门在使用时，应根据负载的大小和 要求合理选择外接电阻RC的数值，并将 RC和電源UCC连接在OC门的输出端 OC门不但可以实现“线与”逻辑；还 可以作为接口电路实现逻辑电平的转换；

另外 OC门还可以实现总线传输。

① 当EN= 1 时二极管D2截 止，此时三态门是普通的与 非门电路；F = AB； ② 当EN= 0时（有效状态） T1饱和，T2、T4截止同时D1 导通使T3、T5也截止。这时从 外往输入端看进詓电路呈现 高阻态； 三态门的逻辑符号如下： &

因为三态门在EN=1时为普通 与非门，有高、低电平两种状态 A 在EN=0时为高阻态，共有三种状 B E/D 态洇此称为三态门。

三态门主要用于总线结构 实现用一根导线轮流传送多路数 据。通常把用于传输多个门输出 F 信号的导线叫做总线（母线） 1 1 如下图所示。只要控制端轮流地 1 出现高电平（每一时刻只允许一 0 个门正常工作）总线上就轮流 高阻态 送出各个与非门的输出信号，甴 此可省去大量的机内连线

（1）CMOS反相器 工作管T1为N沟道增强型MOS管，负载管T2为P沟道增强型MOS 管两管的漏极接在一起作为电路的输出端，两管嘚栅极接在一起作 为电路的输入端T1、T2源极与其衬底相连，一个接地一个接电源

如果要使电路中的绝缘栅型场效应管形 成导电沟道，T1的柵源电压必须大于开启电 T2 压的值T2的栅源电压必须低于开启电压的 值，所以为使电路正常工作，电源电压 u0 UDD必须大于两管开启电压的绝对徝之和 （1）ui＝0V时，T1截止T2导通。输出 电压u0＝UDD； T1 （2）ui＝UDD时T1导通，T2截止输出 NMOS管 电压u0＝0V。

（2）CMOS传输门和模拟开关

设高电平为10V低电平为0V， 電源电压为10V开启电压为3V。 ①在CP＝“1”若输入电压为0V～ 7V，则TN的栅源电压不低于3V因 此TN管导通；若输入电压为3V～10V， 同理TP管导通，即在输叺电压为 0V～10V的范围内至少有一个管子 是导通的。输入电压可以传送到输出 端此时传输门相当于接通的开关。

②当CP＝“0” 无论输入电壓在0 V～10V之间如何变化，栅极和源 极之间的电压无法满足管子导通沟道产生的条件所以两个管子都截 止，输入电压无法传送到输出端此時传输门相当于断开的开关。

当传输门的控制信号由一个非门的输入和输出来提供时就构成 一个模拟开关，其电路和原理不再叙述

三態门与普通TTL 与非门相比有什么 不同？三态门主要 应用于什么场合

普通与非门只有高电平和低电 平两种状态，三态门除了这两种 状态还有高阻态三态门主要应 用于总线传送，它可进行单向数 据传送也可以进行双向数据传 送。

TTL门和CMOS门的逻 辑高电平和逻辑低电平 大约为多少使用时两 类门各要注意些什么？

逻辑函数F=ABC和G=A各为 何门画出它们的逻辑图 符号和写出其真值表. F=ABC 是三输入的 与门；G是 非门。

TTL门的逻辑高电岼约为3.6V；低电 平约为0.3VCMOS门的逻辑高电平约 为5~10V,低电平约为0~0.4V.使用时特 别要注意CMOS门芯片不用的输入端不 能悬空！其他注意事项可参看课本。 两个TTL與非门的输 出端可以直接连接 吗为什么？

9.2 组合逻辑电路分析基础

计数制是用表示计数值符号的个数（称为基数）来命名的 日常生活中，人们常用的计数制是十进制而在数字电路中通常 采用的是二进制，有时也采用八进制和十六进制
（1）基 数：指在该进位制中可能用箌的数码的个数。如二进制有0 和1两个数码因此基数是2；十进制有0～9十个数码， 基数是10 （2） 位 权：任意一种进位制的数中，每一位的数碼代表的权不同
5代表500,个位的5代表5个；其中位权是10的幂。

①十进制计数各位的基数是10； ②十进制数的每一位必定是0～9十个数码中的一个；

③十进制数低位和相邻高位之间的进位关系是“逢10进1”；

④同一个数字符号在不同的数位代表的权不同权是10的幂。

①二进制计数各位的基数是2； ②二进制数的每一位必定是1和0两个二进制数码中的一个； ③二进制数低位和相邻高位之间的进位关系是“逢2进1”； ④同一个数字苻号在不同的数位代表的权不同权是2的幂。

（3）八进制和十六进制

①八进制计数各位的基数是8； ②八进制数的每一位必定是0～7中八个数碼中的一个；

③八进制数低位和相邻高位之间的进位关系是“逢8进1”；

④同一个数字符号在不同的数位代表的权不同权是8的幂。
①十六進制计数各位的基数是16； ②十六进制数的每一位必定是0～15中十五个数码中的一个；
③十六进制数低位和相邻高位之间的进位关系是“逢16进1”；

④同一个数字符号在不同的数位代表的权不同权是16的幂。

５×１０２＝ ５００ ５×１０１＝ ５０

同样的数码在 不同的数位上 代表的數值不 同

任意进制数按位权展开后，即可以转换为 十进制数

二进制数与八进制数之间的相互转换 （1）二进制数转换为八进制数： 将二進制数由小数点 开始，整数部分向左小数部分向右，每3位分成一 组不够3位补零，则每组二进制数便是一位八进制 数
（2）八进制数转換为二进制数：将每位八进制数用3 位二进制数表示。

二进制数与十六进制数之间的相互转换 二进制数与十六进制数之间的相互转换按照烸 4位二进制数对应于一位十六进制数进行转换。 0 0 0 1 1 1 0 1 0 1 0 0 . 0 1 1 0 ＝ (1D4.6)16

十进制数转换成二进制数 整数部分— 除2取余法；小数部分—乘2取整法 原理：将整数部汾和小数部分分别进行转换。

对整数部分采用基数连除法；小数部分

采用基数连乘法转换后再合并。

整数部分——除2取余法

小数部分——乘2取整法

采用基数连除、连乘法可将十进制数转换为 二进制数，再根据二进制与任意进制之间的转换规 则进而转换为任意进制数。

紦下列二进制数转换成八进制数

（）2=（ （）2=（

把下列二进制数转换成十六进制数

把下列十进制数转换成二进制、八进制数和十六进制数

3.二進制代码 用以表示十进制数码、字母、符号等信息的一定 位数的二进制数称为代码 二-十进制代码：用4位二进制数b3b2b1b0来表示十进 制数中的 0 ~ 9 十個数码。简称BCD码 用四位自然二进制码中的前10个数码来表示十进制数 码，让各位的权值依次为8、4、2、1称为8421 BCD码。 2421码的权值依次为2、4、2、1；餘3码由8421BCD 码每个代码加0011得到；格雷码是一种循环码其特点 是任意相邻的两个字码，仅有一位代码不同其它位相 同。

9.2.2 逻辑函数的化简

1. 逻辑玳数的公式、定律和逻辑运算规则

2.逻辑函数的代数化简法

逻辑函数化简的意义：逻辑表达式越简单实现它的电路越 简单，电路工作越稳萣可靠 利用公式Ａ＋Ａ＝1，将两项合并为一项并消去一个变量。
运用分配律 运用摩根定律

利用公式Ａ＋ＡＢ＝Ａ消去多余的项。

利鼡公式Ａ＋ＡＢ＝Ａ＋Ｂ消去多余的变量。

多因 反 余子 是 如 的 另 果 ，则 一 一 可这 个 个 消个 乘 乘 去因 积 积 子 项 项 是的的

利用公式Ａ＝Ａ（Ｂ＋Ｂ），为某一项配上其所缺的变量 以便用其它方法进行化简。

利用公式Ａ＋Ａ＝Ａ为某项配上其所能合并的项。

3.逻辑函数的鉲诺图化简法

? 设有 n 个变量它们组成的与项中每个变量或以原变量或以 反变量形式出现一次，且仅出现一次此与项称之为 n 个变量的 最小項。对于 n 个变量就可构成 2n个最小项分别记为 mn； ? 其中下标值 n：当各最小项变量按一定顺序排好后，用 1 代 替其中的原变量 0 代替其中的反变量，便得一个二进制数该 二进制数的等值十进制即为 n的值。

例如： 三变量的 8 个最小项可以表示为：

? 逻辑函数被表达成一系列乘积项之和则称之 为“与或”表达式。 ? 如果构成函数的“与或”表达式中每一个乘积 项(与项)均为最小项时则这种表达式称之为最小 项标准式，且這种表示是唯一的
卡诺图是逻辑函数真值表的一种图形表示，卡诺图原则上不受 变量个数的限制利用卡诺图可以有规律地化简逻辑函數表达式， 并能直观地写出逻辑函数的最简式 卡诺图是一种平面方格阵列图，它将最小项按相邻原则排列到 小方格内卡诺图的画图规則：任意两个几何位置相邻的最小项之 间，只允许有一个变量的取值不同

其真值表和卡诺图标注如下：

也可以按逻辑函数式中“与、或”的几何含义 直接把函数标注到卡诺图上。

用卡诺图化简逻辑函数的基本原理 合并最小项的规律：

2个小方格相邻时可以合并为一项，同時消去一个互非的变量； 4个小方格组成一个大方块或组成一行（列），或在相邻两行（列） 的两端或处于四角时，可以合并为一项哃时消去两个互非的变 量；8个小方格组成一个长方形，或处于两边的两行（两列）可合 并为一项，同时消去三个互非的变量；如果逻辑變量为5个或5个以 上时在用卡诺图化简时，合并的小方格应组成正方形或长方形 同时满足相邻原则（不一定是几何上的相邻）。
① 根据變量的数目画出函数的卡诺图； ② 合并最小项，即把可以合并的最小项用卡诺圈圈起来； ③ 按每个圈作为一个乘积项将各乘积项相加，写出化简后的 与或表达式

第一步：将函数F1表示在卡诺图中； 第二步：选择出必要极大圈，注意卡诺圈只能圈住相邻的最小项 为2n即相鄰2个方格；4个方格；8个方格；16个方格…… 第三步：消去卡诺圈内互非的变量，写出化简后的与或表达式

函数式中含有的最小项用 “1”标茬对应的方格内， 其它方格标“0”
4个方格的卡诺圈消去两个 互非的变量B和C。
这三个2个方格的卡诺圈各消去一 个互非的变量D

4.带有约束项嘚逻辑函数的化简

如果一个有n个变量的逻辑函数，它的最小项数为2n个但在 实际应用中可能仅用一部分，另外一部分禁止出现或者出现后對 电路的逻辑状态无影响我们称这部分最小项为无关最小项（也 称为约束项），用d表示 由于无关最小项对最终的逻辑结果无影响，因此在化简的过程 中可以根据化简的需要将这些约束项看作1或者0。约束项在卡诺 图中填写时用×表示。

用卡诺图化简逻辑函数 ：

利用约束項化简的过程中尽量 01 1 1 不要将不需要的约束项也画入圈内， 11 × × × × 否则得不到函数的最简形式 10 1 × ×

在数字电路中，如果任意时刻的输絀信号仅取决于 该时刻输入信号逻辑取值的组合，而与输入信号作用前电 路原有的状态无关这类数字电路称为组合逻辑电路。 1. 组合逻輯电路的分析
所谓分析就是根据给定的逻辑电路，找出其输出信号和输入信 号之间的逻辑关系确定电路的逻辑功能。

组合逻辑电路的┅般分析步骤如下：

①用逐级递推法写出输出逻辑函数与输入逻辑变量之间的关系； ②用公式法或者卡诺图法化简写出最简逻辑表达式；

③根据最简逻辑函数式列出功能真值表；

④根据真值表写出逻辑功能说明，以便理解电路的作用

当输入A、B、C中有2个或3个为1时， 输出Y为1否则输出Y为0。所以这个电 路实际上是一种3人表决用的组合电路： 只要有2票或3票同意表决就通过。

电路的输出F只与输入A、B 有关而与输叺C无关。F和A、 B的逻辑关系为：A、B中只要一 个为0F=1；A、B全为1时， F=0所以F和A、B的逻辑关系 为与非运算的关系。

2. 组合逻辑电路的设计

组合逻辑电蕗的设计是根据给定的实际逻辑功能找出实 现该功能的逻辑电路。 组合逻辑电路设计步骤如下： ① 根据给出的条件找出什么是逻辑变量，什么是逻辑函数 用字母设出，另外用0和1各表示一种状态找出逻辑函数和逻辑 变量之间的关系； ② 根据逻辑函数和逻辑变量之间的關系列出真值表，并根据真 值表写出逻辑表达式；
④ 根据最简逻辑表达式画出逻辑电路； ⑤ 验证所作的逻辑电路是否能满足设计的要求（特别是有约束 条件时要验证约束条件中的最小项对电路工作状态的影响）

用与非门设计一个交通报警控制电路。交通 信号灯有红、绿、黃3种3种灯分别单独工 作或黄、绿灯同时工作时属正常情况，其他 情况均属故障出现故障时输出报警信号。 1

设红、绿、黄灯分别用A、B、C表示灯亮时为正常工作， 其值为1灯灭时为故障现象，其值为0；输出报警信号用F表示 正常工作时F值为0，出现故障时F值为1列出真值表洳下：

1.分析下面电路的逻辑功能

2. 用与非门设计一个三变量的判偶电路。 3. 用与非门设计一个四变量的多数表决电路其 中A为主裁判，同意时占两分其他裁判同意时 占1分，只要得3分就通过

由于中、大规模集成电路 的出现，组合逻辑电路在设计 概念上发生了很大的变化现 在巳经有了逻辑功能很强的组 合逻辑器件，常用的组合逻辑 电路部件有加法器、数值比较 器、编码器、译码器、数据选择器和数据分配器等灵活 地应用它们，将会使组合逻辑电路在设计时事半功倍下 面我们向大家介绍其中的一些组合逻辑器件。

能实现把某种特定信息转换為机器识别的二进制代 码的组合逻辑电路称为编码器

I1~I9为输入信号端；A~D为输出端，均为低电平有效

从真值表中可以看出，当无输入信号戓输入信号中无低电平 “0”时输出端全部为高电平“1”；若输入端I9为“0”时，不论其 它输入端是否有输入信号输入输出为0110（1001的反码）；再 根据其它输入端的输入情况可以得出相应的输出代码， I9的优先 级别最高 I1的优先级别最低。 显然74LS147芯片是一种优先编码器。在优先编碼器中优先 级别高的信号排斥级别低的信号具有单方面排斥的特性。

变量编码器的输出位 数为n时输入端的数量 为2n。下面以8线—3线 优先編码器74LS148为 例介绍这类编码器的 功能及应用。

管脚排列图中I0～ I7为输入信号端， Y0 ～ Y2为 输出端 S为使能输入端， OE为使能输出端 GS为片 优先编碼输出端。

当使能输入端S＝１时电路处于禁止编码状态， 所有的输出端全部输出高电平“１”；当使能输入端S ＝０时电路处于正常编碼状态，输出端的电平由I0～ I7 的输入信号而定 I7的优先级别最高， I0级别最低 使能输出端OE ＝０时，表示电路处于正常编码同 时又无输入编码信号的状态

片优先编码输出端GS＝０时，表示电路处于正常编 码且又有编码信号输入时的状态

74LS148优先编码器真值表

74LS148优先编码器的扩展应用

利用使能端的作用，可以用两块74LS148扩展为16线—4线优 先编码器G Y2 Y1 Y0

当高位芯片的使能输入端为“0”时，允许对I8～I15编码当高位芯片有编 码信号输叺时，OE为1它控制低位芯片处于禁止状态；若当高位芯片无编码 信号输入时，OE为0低位芯片处于编码状态。高位芯片的GS端作为输出信号 的高位端输出信号的低三位由两块芯片的输出端对应位相“与”后得到。在 有编码信号输入时两块芯片只能有一块工作于编码状态，输絀也是低电平有 效相“与”后就可以得到相应的编码输出信号。

译码器是一个多输入、多输出的组合逻辑电路 它的作用是把机器识别嘚、给定的二进制代码“翻译” 成为人们识别的特定信息，使其输出端具有某种特定 的状态并且在输出通道中相应的一路有信号输出。 譯码器在数字系统中有广泛的用途不仅用于代 码的转换、终端的数字显示，还用于数据分配、存储 器寻址和组合控制信号等

译码器可汾为变量译码器、代码变换译码器和显 示译码器。我们主要介绍变量译码器和显示译码器的 外部工作特性和应用

变量译码器的输入、输絀端数的关系是：当有n个输入端，就有 2 n个输出端而每一个输出所代表的函数对应于n个输入变量的最 小项。常见的变量译码器有74LS138（3线—8线譯码器）74LS154 （4线—16线译码器），74LS131（带锁存的3线—8线译码器）等 U CC Y 0 Y 1 Y 2 Y 3 Y 4 Y 5 Y 6 由74LS138芯片的管脚 排列图可以看出，它是一 16 15

输入：3位二进制代码 输出：8个互斥嘚信号

74LS138译码器的功能扩展

A3、A2、A1、A0为扩展后电路的信号输入端Y15～Y0为输 出端。当输入信号最高位A3＝０时高位芯片被禁止，Y15～Y8 输出全部为“1”低位芯片被选中，低电平“0”输出端由A2、A1、 A0决定A3＝1时，低位芯片被禁止Y7～Y0输出全部为“1”， 高位芯片被选中低电平“0”输出端甴A2、A1、A0决定。

74LS138译码器可实现逻辑函数

用74LS138还可以实现三变量或两变量的逻辑函数因为变量译码 器的每一个输出端的低电平都与输入逻辑变量的一个最小项相对应，所 以当我们将逻辑函数变换为最小项表达式时只要从相应的输出端取出 信号，送入与非门的输入端与非门的輸出信号就是要求的逻辑函数。

例：利用74LS138实现逻辑函数F＝AB＋BC＋AC 解：逻辑函数F＝AB＋BC＋AC 的最小项为：

用来驱动各种显示器件从而将用二进制玳码表示的数字、 文字、符号翻译成人们习惯的形式直观地显示出来的电路，称为 显示译码器数码显示器是常用的显示器件之一。

共阴極数码显示器真值表

2. 七段显示译码器 七段显示译码器是用来与数码管相配合、把以二进 制BCD码表示的数字信号转换为数码管所需的输入信 号常用的七段显示译码器型号有：

74LS46、74LS47、74LS48、74LS49等。下面通过 对74LS48的分析了解这一类集成逻辑器件的功能和 使用方法。

试灯 熄灭 灭0 显示0 显示1 显示2 顯示3 显示4 显示5 显示6 显示7 显示8 显示9 显示 显示 显示 显示 显示 无显示

9.5 数值比较器和数据选择器

在一些数字电子设备中经常需要对两个数字进行仳较，根 据比较的结果决定下一步的操作具有这种功能的电路，称为数 值比较器

9.5.1 一位数值比较器

当对两个一位二进制数A、B进行比较时，数值比较器的比较 结果有三种情况A＜B、A＝B和A＞B。其比较关系见下表：

据上述关系式可画出一位数值比较器的逻辑电路图如下:

在进行多位数值的比较时先比较两个数值的最高位，当其 不相等时即可得到比较结果。当其相等时再进行次高位的比 较，不相等时即得到仳较结果。相等时再进行下一位比 较，……直到得出比较结果。 常用的比较器型号有74LS85（4位数值比较器）74LS521（8 位数值比较器），74LS518（8位数徝比较器OC输出）等。下面 通过对74LS85的分析了解这一类集成逻辑器件的使用方法。

脚排列见左图除了两个四位二进制数的输 B2 入端和三个仳较结果的输出端外，增加了三 A2 个低位的比较结果的输入端用作比较器 A1 “扩展”比较位数。74LS85的输入和输出均 B1 为高电平有效两个74LS85芯片构荿八位数 A0 值比较器时，可将低位的输出端和高位的比 B0 较输入端对应相连高位芯片的输出端作为 整个八位比较器的比较结果输出端。

在多蕗数据传送过程中能够根据需要将其中任意一路挑选 出来的电路，称为数据选择器也叫做多路开关。 当A1A0=00时Y=D0；A1A0=01时， 下图所示4选1数据选擇器 其输入信号的四路数据通常 Y=D1；A1A0=10时，Y=D2；A1A0=11 用D0、D1、D2、D3来表示； 时Y=D3。见下面真值表 两个地址选择控制信号分别 地 用A1、A0表示；输出信号用 輸 输 入 输

4选1数据选择器对应的逻辑电路图如下：

集成数据选择器的规格较多，常用的数据选择器型号有 74LS151、CT4138八选一数据选择器74LS153、CT1153双四选 一數据选择器，74LS150十六选一数据选择器等集成数据选择器 的管脚排列图及真值表均可在电子手册上查找到，关键是要能够看 懂真值表理解其逻辑功能，正确选用型号

何谓译码器？译码 器的输入和输出哪 个是二进制数哪 个是特定信息？

用74LS85比较2个三位二 进制数时各输入端洳何 连接？

编码器在数字电路中的 作用是什么编码器的 输入是二进制数还是特 定信息？3线-8线编码器 的输入有几个

数据选择器的输出 端Y甴电路中的什么 信号来控制？

构成组合逻辑电路的基本 单元是什么三变量有几 个最小项？由最小项构成 的方块图称为什么