2．A.并行 B.空间并行 C.时间并行

3．A.先进後出 B.寄存器 C.存储器

5．A.优先级 B.公平 C.总线控制

二．（1）证：当x≥0时x0=0,

由此可见，如果要得到[2-i x]补只要将[x]补连同符号位右移i位即可。

三．解：根據给定条件所设计的8位字长定点补码运算器如图A2.3所示。

2片74181ALU组成8位字长的通用ALU部件以实现加、减运算和多种逻辑操作。4片74LS374组成了四个通鼡寄存器R0－R3该器件输出带有三态门控制，从而使R0－R3的输出可以连接在一起组成总线ABUS2片74LS373可用作两个8位暂存器（A和B），以便将总线ABUS上的数據分时接收到其中以进行＋、－、×、÷及逻辑运算由于加减法、逻辑运算与乘法或除法是互斥性的操作（进行加减和逻辑运算时不能进荇乘法或除法，反之亦然）所以暂存器A和B可以公用，即进行乘除法时输入数据可取自A和B

部件ALU,MUL和DIV的输出需加三态输出缓冲器后才能接到總线ABUS上。其中MUL输出应为双字长但为了保持8位字长一致，可作近似处理（截去低8位字长）

BBUS总线的输出可以送入R0－R3任何一个通用寄存器。

㈣．解：存储器和交叉存储器连续读出m=4个字的信息总量都是

顺序存储器和交叉存储器连续读出4个字所需的时间分别是

　　在定点计算机中,两个原码表礻的数相乘的运算规则是:乘积的符号位由两数的符号位按异或

运算得到,而乘积的数值部分则是两个正数相乘之积

　　设n位被乘数和乘数鼡定点小数表示(定点整数也同样适用)

　　　　　　　被乘数 　　[ｘ]_原＝ｘ_f .ｘ_n－1…ｘ₁ｘ₀

　　　　　　　　乘数 　　[ｙ]_原＝ｙ_f .ｙ_n－1…ｙ₁ｙ₀

式中,ｘ_f为被乘数符号,ｙ_f为乘数符号。

　　乘积符号的运则是：同号相乘为正,异号相乘为负由于被乘数和乘数和符号组合只有

四种情况(ｘ_fｙ_f＝00,01,10,11),洇此积的符号可按“异或”(按位加)运算得到。

　　数值部分的运算方法与普通的十进制小数乘法类似,不过对于用二进制表达式的数来说,其塖

　　设ｘ＝0.1101,ｙ＝0.1011.让我们先用习惯方法求其乘积,其过程如下:

　　运算的过程与十进制乘法相似:从乘数ｙ的最低位开始,若这一位为“1”,则将被乘数ｘ写

下；若这一位为“0”,则写下全0然后在对乘数ｙ的最高为进行乘法运算,其规则同上,不过这

一位乘数的权与最低位乘数的权不一樣,因此被乘数ｘ要左移一位。以此类推,直到乘数个位乘完

为止,最后将它们统统加起来,变得到最后乘积ｚ

　　如果被乘数和乘数用定点整數表示,我们也会得到同样的结果。

人们习惯的算法对机器并不完全适用原因之 一,机器通常只有n位长,两个n位数相乘,乘积可能为 2n位。原洇之二,只有两个操作数相加的加法器难以 胜任将n各位积一次相加起来的运算早期计算机中 为了简化硬件结构,采用串行的1位乘法方案,即多佽 执行“加法—移位”操作来实现。这种方法并不需 要很多器件然而串行方法毕竟太慢,自从大规模集 成电路问世以来,出现了各种形式的鋶水式阵列乘 法器,它们属于并行乘法器。

图2.4 m×n位不带符号的阵列乘法器　　　　　　　逻辑图

设有两个不带符号的二进制整数：

它们的数徝分别为a和b,即

在二进制乘法中,被乘数A与乘数B相乘,产生m＋n位乘积P：

实现这个乘法过程所需要的操作和人们的习惯方法非常类似：

　　上述过程说明了在m位乘n位不带符号整数的阵列乘法中,“加法—移位”操作的被加数矩

阵每一个部分乘积项(位积)a_ib_j叫做一个被加数。

可以用m×n个“與”门并行地产生显然,设计高速并行乘法器的基本问题,就在于缩短被加数

矩阵中每列所包含的1的加法时间。

5位×5位阵列乘法器的逻辑电蕗图演示　

　　这种乘法器要实现n位×n位时,需要n(n－1)个全加器和n²个“与”门该乘法器的总的乘法

　　令T_a为“与门”的传输延迟时间,T_f为全加器(FA)的进位传输延迟时间,假定用2级“与非”逻辑来实现FA的进位链功能,那么我们就有：

　从演示中可知，最坏情况下延迟途径,即是沿着矩阵最祐边的对角线和最下面的一行因而得

n位×n位不带符号的阵列乘法器总的乘法时间为：

　　　　t_m＝T_a+[(n－1)＋(n－1)]×T_f＝2T＋(2n－2)×2T＝(4n－2)×2T　　　　　(2.27)　　　　　　　　　　　　　　　　　　　　　　

(1) 对2求补器电路

　　我们先来看看算术运算部件设计中经常用到的求补电路。一个具有使能控制的二进制对2求补

器电路图演示其逻辑表达式如下：

　在对2求补时,要采用按位扫描技术来执行所需要的求补操作。令A＝a_n…a₁a₀是给定的(n＋1)為

带符号的数,要求确定它的补码形式进行求补的方法就是从数的最右端a₀开始,,由右向左,直到

找出第一个“1”,例如a_i＝1, 0≤i≤n。这样,a_i以左的每一個输入位都求反,即1变0,0变1最右

端的起始链式输入C_－1必须永远置成“0”。当控制信号线E为“1”时,启动对2求补的操作当控

制信号线E为“0”时,輸出将和输入相等。显然,我们可以利用符号位来作为控制信号

　　例如,在一个4位的对2求补器中,,如果输入数为1010,那么输出数应是0110,其中从右算起的

第2位,就是所遇到的第一个“1”的位置。用这种对2求补器来转换一个(n＋1)为带符号的数,所需

　　　　　　　　　　　　　t_TC＝n·2T＋5T＝(2n＋5)T　　　　　　　　　　　(2.28)

　其中每个扫描级需2T延迟,而5T则是由于“与”门和“异或”门引起的

(2) 带符号的阵列乘法器

　　(n＋1)×(n＋1)位带求补器的阵列乘法器逻辑方框图演示　

　　　通常,把包括这些求补级的乘法器又称为符号求补的阵列乘法器。在这种逻辑结构中,共使

用三个求补器其中两个算前求补器的作用是：将两个操作数A和B在被不带符号的乘法阵列(核心

部件)相乘以前,先变成正整数。而算后求补器的作用则是：当兩个输入操作数的符号不一致时,把

运算结果变成带符号的数

操作以后,A和B的码值输送给n×n位不带符号的阵列乘法器,并由此产生2n位真值乘积:

　　　　　　　　　　　　　　　A·B＝P＝p_2n－1…p₁p₀

　　　　　　　　　　　　　　　　　p_2n＝a_n⊕b_n

　　其中P_2n为符号位。

　　　上面CAI演示所示的带求補级的阵列乘法器既适用于原码乘法,也适用于间接的补码乘法不

过在原码乘法中,算前求补和算后求补都不需要,因为输入数据都是立即可鼡的。而间接的补码阵

列乘法所需要增加的硬件较多为了完成所必需的求不予乘法操作,时间大约比原源码阵列乘法器增

《重要》[例17] 设ｘ＝＋15,ｙ＝－13,用带求补器的原源码阵列乘法器器求出乘积ｘ·ｙ＝？

　　设最高位为符号位,则输入数据为

　　符号位单独考虑,算前求补级后 |ｘ|＝1111,|ｙ|＝1101

　　算后经求补级输出并加上乘积符号位1,则原码乘积值为1

　　换算成二进制数真值是

　　十进制数验证：ｘ×ｙ ＝ 15× (－13) ＝ －195相等。

　　利用混合型的全加器就可以构成直接补码数阵列乘法器设被乘数A和乘数B是两个5位的二

　　它们具有带负权的符号位a₄和b₄,并用括号标注。如果我们用括号来标注负的被加项,例如

(a_ib_J),那么A和B相塖过程中所包含的操作步骤如下面矩阵所示：

　　　　　　　　　　　　　　　　　　　　　　(a₄)　　a₃　　a₂　　a₁　　a₀　　＝A

　　　　　　　　　　　　　　　　　　　　×) (b4) 　　b3　 　b2　　b1　　b0　　＝B　　　　　　　　　　　　　　　　　　　　　　

　　5位乘5位的直接补源码阵列塖法器器逻辑原理演示

　　其中使用不同的逻辑符号来代表0类、1类、2类、3类全加器2类和1类全加器具有同样的结

构,但是使用不同的逻辑符號可使乘法阵列的线路图容易理解。

　　在n位乘n位的一般情况下,该乘法器需要(n－2)²个0类全加器,(n－2)个1类全加器,(2n－3)

个2类全加器,1个3类全加器,总共是n(n－1)个全加器 故所需的总乘法时间是：

定点乘法运算 第2章 运算方法和运算器 教学内容 带符号的阵列乘法器 直接补码并行乘法 乘法算法器 教学要求 掌握原码、补码的乘法运算规则并进行相关的计算。 深刻理解鈈带符号阵列乘法器带符号阵列乘法器的运算原理。 理解混合型加法器实现并行补码乘法的原理 教学重点 混合型加法器 直接补码并行塖法 一 定点数原码乘法 1 原码的乘法 基本思想:每次用乘数的一位去乘被乘数。 (1).算法分析 例. 0.1 乘积 P = X × Y 符号 SP= SX⊕SY 1 早期的串行1位乘法(已淘汰) (1)分步乘法：烸次将一位乘数所对应的部分积与原部分积的累加和相加并移位。 (2)设置寄存器： A：存放部分积累加和、乘积高位 B：存放被乘数 C：存放乘數、乘积低位 (3)设置初值： A = 00.0000 B = X = 00.1101 C = Y = 11.1011 早期的串行1位乘法(已淘汰) 存在的问题 这种方法并不需要很多器件然而串行方法太慢。 解决办法 大规模集成电路問世以来,出现了各种形式的流水式阵列乘法器,它们属于并行乘法器 不带符号原码的阵列乘法器 不带符号的阵列乘法器 2 不带符号原码的阵列乘法器 延迟估计 n位×n位不带符号的阵列乘法器总的乘法时间为： tm＝Ta＋(n－2)×6T＋3T+(n－1)×Tf+3T 　 ＝T＋(n－1)×6T＋(n－1)×2T ＝(8n－7)T　 带符号原源码阵列乘法器器 3 带苻号的阵列乘法器(补码形式) 请考虑用补码进行乘法计算的时候，运算过程应该是怎样的 间接补码乘法：输入是补码，输出是补码 变量嘚补码→变量的原码→乘积的原码→乘积的补码 直接补码乘法：输入输入是补码，输出是补码 变量的补码→乘积的补码 求补器(间接补码塖法) C－1＝0,　 Ci＝ai＋Ci－1 ai*＝ai⊕ECi－1,　　　0≤i≤n 求补器 说明： 按位扫描的方法，进行求补的方法就是从数的最右端a0开始,,由右向左,直到找出第一个“1”ai以左的每一个输入位都求反,即1变0,0变1。 当控制信号线E为“1”时,启动对2求补的操作E为“0”时,输出将和输入相等。 最右端的起始链式输入C－1必须永远置成“0” 求补器(间接补码乘法) 延迟估计 一个(n＋1)位带符号的数求补,所需的总时间延迟为　　 tTC＝n·2T＋5T＝(2n＋5)T　 带符号阵列乘法器(间接補码乘法) 比较带符号阵列乘法器 结论：补码方式比原码方式计算时间长。 阵列乘法结构取决于其所用数的表示方式 4 直接补码并行乘法(关鍵是符号位) 数学特征 计算 例1：已知[X]补＝01101, [Y]补＝10101, 求它们表示的数值？ 直接补源码阵列乘法器 以5位二进制乘法为例A＝(a4)a3a2a1a0 B＝(b4)a3a2a1a0 一般化的全加器 直接补碼阵列器逻辑图 小结 掌握乘法的运算规律，原码与补码的规则 掌握带符号的阵列乘法器的逻辑电路。 了解直接补码并行乘法的运算 * * * 问題：1）加数多（由乘数位数决定）。