单片机、电路板
连接器、接插件
其他元器件
PCB电路板敷铜的9个注意点
PCB电路板敷铜的9个注意点
所谓覆铜，就是将PCB上闲置的空间作为基准面，然后用固体铜填充，这些铜区又称为灌铜。敷铜的意义在于，减小地线阻抗，提高抗干扰能力;降低压降，提高电源效率;与地线相连，还可以减小环路面积。
　　PCB电路板敷铜的9个注意点
　　所谓覆铜，就是将PCB上闲置的空间作为基准面，然后用固体铜填充，这些铜区又称为灌铜。敷铜的意义在于，减小地线阻抗，提高抗干扰能力;降低压降，提高电源效率;与地线相连，还可以减小环路面积。
　　敷铜方面需要注意那些问题：
　　1.如果PCB的地较多，有SGND、AGND、GND，等等，就要根据PCB板面位置的不同，分别以最主要的“地”作为基准参考来独立覆铜，数字地和模拟地分开来敷铜自不多言，同时在覆铜之前，首先加粗相应的电源连线：5.0V、3.3V等等，这样一来，就形成了多个不同形状的多变形结构。
　　2.对不同地的单点连接，做法是通过0欧电阻磁珠有很高的电阻率和磁导率，他等效于电阻和电感串联，但电阻值和电感值都随频率变化。 他比普通的电感有更好的高频滤波特性，在高频时呈现阻性，所以能在相当宽的频率范围内保持较高的阻抗，从而提高调频滤波效果。作为电源滤波，可以使用电感。磁珠的电路符号就是电感但是型号上可以看出使用的是磁珠在电路功能上，磁珠和电感是原理相同的，只是频率特性不同罢了，磁珠由氧磁体组成，电感由磁心和线圈组成，磁珠把交流信号转化为热能，电感把交流存储起来，缓慢的释放出去。磁珠对高频信号才有较大阻碍作用，一般规格有100欧/100mMHZ ，它在低频时电阻比电感小得多。
　　3.晶振：电路中的晶振为一高频发射源，做法是在环绕晶振敷铜，然后将晶振的外壳另行接地。
　　4.孤岛(死区)问题，如果觉得很大，那就定义个地过孔添加进去也费不了多大的事。
　　5.在开始布线时，应对地线一视同仁，走线的时候就应该把地线走好，不能依靠于铜后通过添加过孔来消除为连接的地引脚，这样的效果很不好。
　　6.在板子上最好不要有尖的角出现(《=180度)，因为从电磁学的角度来讲，这就构成的一个发射天线!对于其他总会有一影响的只不过是大还是小而已，我建议使用圆弧的边沿线。
　　7.多层板中间层的布线空旷区域，不要敷铜。因为你很难做到让这个敷铜“良好接地”
　　8.设备内部的金属，例如金属散热器、金属加固条等，一定要实现“良好接地”。
　　9.三端稳压器的回流面积，减小信号对外的电磁干扰。
　　PCB电路板敷铜的9个注意点
　　所谓覆铜，就是将PCB上闲置的空间作为基准面，然后用固体铜填充，这些铜区又称为灌铜。敷铜的意义在于，减小地线阻抗，提高抗干扰能力;降低压降，提高电源效率;与地线相连，还可以减小环路面积。
　　敷铜方面需要注意那些问题：
　　1.如果PCB的地较多，有SGND、AGND、GND，等等，就要根据PCB板面位置的不同，分别以最主要的“地”作为基准参考来独立覆铜，数字地和模拟地分开来敷铜自不多言，同时在覆铜之前，首先加粗相应的电源连线：5.0V、3.3V等等，这样一来，就形成了多个不同形状的多变形结构。
　　2.对不同地的单点连接，做法是通过0欧电阻磁珠有很高的电阻率和磁导率，他等效于电阻和电感串联，但电阻值和电感值都随频率变化。 他比普通的电感有更好的高频滤波特性，在高频时呈现阻性，所以能在相当宽的频率范围内保持较高的阻抗，从而提高调频滤波效果。作为电源滤波，可以使用电感。磁珠的电路符号就是电感但是型号上可以看出使用的是磁珠在电路功能上，磁珠和电感是原理相同的，只是频率特性不同罢了，磁珠由氧磁体组成，电感由磁心和线圈组成，磁珠把交流信号转化为热能，电感把交流存储起来，缓慢的释放出去。磁珠对高频信号才有较大阻碍作用，一般规格有100欧/100mMHZ ，它在低频时电阻比电感小得多。
　　3.晶振：电路中的晶振为一高频发射源，做法是在环绕晶振敷铜，然后将晶振的外壳另行接地。
　　4.孤岛(死区)问题，如果觉得很大，那就定义个地过孔添加进去也费不了多大的事。
　　5.在开始布线时，应对地线一视同仁，走线的时候就应该把地线走好，不能依靠于铜后通过添加过孔来消除为连接的地引脚，这样的效果很不好。
　　6.在板子上最好不要有尖的角出现(《=180度)，因为从电磁学的角度来讲，这就构成的一个发射天线!对于其他总会有一影响的只不过是大还是小而已，我建议使用圆弧的边沿线。
　　7.多层板中间层的布线空旷区域，不要敷铜。因为你很难做到让这个敷铜“良好接地”
　　8.设备内部的金属，例如金属散热器、金属加固条等，一定要实现“良好接地”。
　　9.三端稳压器的回流面积，减小信号对外的电磁干扰。
型号/产品名
深圳市和励共创电子有限公司
深圳市易通天下科技有限公司
深圳东都技术有限公司
晋美新科技
深圳华宇科技有限公司PCB设计中敷铜的注意事项_百度文库
赠送免券下载特权
10W篇文档免费专享
部分付费文档8折起
每天抽奖多种福利
两大类热门资源免费畅读
续费一年阅读会员，立省24元！
PCB设计中敷铜的注意事项
&&PCB设计中敷铜的注意事项!
阅读已结束，下载本文需要
想免费下载更多文档？
定制HR最喜欢的简历
你可能喜欢当前位置： >>
PCB信号完整性分析与设计
北京邮电大学 硕士学位论文 PCB信号完整性分析与设计 姓名：郑常斌 申请学位级别：硕士 专业：电磁场与微波技术 指导教师：刘元安
ＰＣＢ信号完整性分析与设计摘要为了满足人们对电子设备小型化和多功能化的要求，现代印制电 路板（Ｐｒｉｎｔｅｄ Ｃｉｒｃｕｉｔ Ｂｏａｒｄ，ＰＣＢ）正向高速、高密度、高集成度的方 向发展。当信号速率和元器件密度提高到一定程度时，ＰＣＢ上的寄生 效应会在传输信号上引起噪声和干扰，使得信号完整性问题变得越来 越突出。如果没有良好的信号完整性，ＰＣＢ就不能良好的工作，甚至 根本不能工作。这就要求在电子产品开发的ＰＣＢ设计阶段就必须进 行良好的信号完整性设计。因此，研究如何做好ＰＣＢ信号完整性分 析与设计成为了ＰＣＢ设计领域内的一个研究热点。 信号完整性（Ｓｉｇｎａｌ Ｉｎｔｅｇｒｉｔｙ，ＳＩ）问题主要包括串扰、信号反射 和电磁干扰。针对ＰＣＢ设计中的实际问题，本论文主要对串扰和反 射做了深入的研究，并对ＰＣＢ信号完整性分析与设计方法做了全面 的探讨。 论文的主要工作如下： １．简要分析了串扰机理，利用ＨｙｐｅｒＬｙｎｘ研究了ＰＣＢ微带线和 带状线情况下的前向串扰和后向串扰，仿真发现带状线下的串扰要显 著低于微带线下的串扰。 ２．应用ＨＦＳＳ（Ｈｉｇｈ Ｆｒｅｑｕｅｎｃｙ Ｓｔｒｕｃｔｕｒｅ Ｓｉｍｕｌａｔｏｒ）建立了两条平 行微带线间串扰的仿真模型，进而研究了ＰＣＢ微带线间的串扰随信 号频率、并行长度、线间距离、参考层高度等参数的变化而变化的规 律，并根据研究结果指出通过减小并行长度、增大线间距离、减小参 考层高度可以有效地抑制串扰；此外，提出了应用“隔离带＂减小串 扰的方法，仿真显示良好接地的隔离带可以有效地降低信号线间的串 扰。 ３．ＰＣＢ设计过程中，密集的过孔导致参考层不完整、模拟地和 数字地隔离而在参考层上形成缝隙是经常遇到的两种情况。针对这种 情况，本文研究了信号线跨越缝隙时的串扰。研究发现当信号线跨越 参考层上的缝隙时，串扰会显著恶化。然后通过仿真验证了在信号线 正下方为信号提供良好的电连接作为回流路径可以有效地减小串扰。４．分析了信号反射的形成机理，比较了抑制信号反射的终端阻 抗匹配端接技术，并给出了不同终端阻抗匹配端接技术抑制信号反射 的仿真结果。 通过以上研究工作，论文得出了解决ＰＣＢ上的串扰和信号反射 等信号完整性问题的方法和设计规则，对ＰＣＢ工程设计具有一定的 指导意义。关键词：信号完整性，串扰，反射，ＰＣＢ设计ＡＮＡＬＹＳＩＳ ＡＮＤ ＤＥＳＩＧＮ ＯＦ ＰＣＢ ＳＩＧＮＡＬ ＩＮＴＥＧＲＩＴＹＡＢＳＴＲＡＣＴＩｎｏｒｄｅｒｔｏｓａｔｉｓｆｙｔｈｅｄｅｍａｎｄｓｆｏｒｍｉｎｉａｔｕｒｉｚａｔｉｏｎａｎｄｍｕｌｔｉ－ｆｕｎｃｔｉｏｎ ｏｆ ｅｌｅｃｔｒｏｎｉｃ ｅｑｕｉｐｍｅｎｔ，ｍｏｄｅｍ ｐｒｉｎｔｅｄ ｃｉｒｃｕｉｔ ｂｏａｒｄｓ（ＰＣＢ）ａｒｅｄｅｖｅｌｏｐｅｄ ｔｏ ｔｈｅ ｃａｐａｃｉｔｙ ｏｆ ｈｉｇｈ．ｓｐｅｅｄ，ｈｉｇｈ．ｄｅｎｓｉｔｙ ａｎｄ ｓｉｇｎａｌ ｖｅｌｏｃｉｔｙ ａｎｄ ｃｏｍｐｏｎｅｎｔｓ’ｄｅｎｓｉｔｙ ｉｎｃｒｅａｓｅ．ａｒｅｈｉｇｈ－ｉｎｔｅｇｒｉｔｙ．Ｗｈｅｎｎｏｉｓｅ ａｎｄ ｄｉｓｔｕｒｂａｎｃｅｉｎｄｕｃｅｄ ｉｎｔｏ ｓｉｇｎａｌ ｂｙ ＰＣＢ’Ｓ ｐａｒａｓｉｔｉｃａｌ ｅｆｆｅｃｔ， ａｎｄ ｍｏｒｅ ｃｒｉｔｉｃａｌ．Ｉｆ ＳＩ ｉｓａｎｄ ｓｉｇｎａｌｎｏｔｉｎｔｅｇｒｉｔｙ（ＳＩ）ｐｒｏｂｌｅｍｓ ｂｅｃｏｍｅ ｍｏｒｅｄｅｓｉｇｎｅｄ ｐｒｏｐｅｒｌｙ，ＰＣＢ ｗｏｕｌｄｎｏｔ ｗｏｒｋ ｏｒ ｅｖｅｎ ｎｅｖｅｒ ｗｏｒｋ ａｔ ａ１１．Ｔｈｉｓ ｒｅｑｕｉｒｅｓ ｔｈａｔ ＳＩ ｓｈｏｕｌｄ ｂｅ ｄｅｓｉｇｎｅｄ ｒｉｇｏｒｏｕｓｌｙ ｉｎ ｔｈｅ ｐｈａｓｅ ｏｆ ＰＣＢ ｄｅｓｉｇｎ ｗｈｅｎ ｅｎｇｉｎｅｅｒｓ ｄｅｖｅｌｏｐ ｅｌｅｃｔｒｏｎｉｃ ｐｒｏｄｕｃｔｓ．Ｓｏ ｔｈｅ ａｎａｌｙｓｉｓ ａｎｄｄｅｓｉｇｎ ｏｆ ＰＣＢ ＳＩ ｂｅｃｏｍｅｄｅｓｉｇｎ．一Ｔ●●● ●ｏｎｅｏｆ ｈｏｔ ｒｅｓｅａｒｃｈ ｔｏｐｉｃｓ ｉｎ ｔｈｅ ｆｉｅｌｄ ｏｆ ＰＣＢ●ｂｌｐｒｏｂｌｅｍｓｍａｉｎｌｙｉｎｖｏｌｖｅｃｒｏｓｓｔａｌｋ，ｓｉｇｎａｌｏｎｒｅｆｌｅｃｔｉｏｎｏｎａｎｄｅｌｅｃｔｒｏｍａｇｎｅｔｉｃ ｉｎｔｅｒｆｅｒｅｎｃｅ．Ｆｏｃｕｓｉｎｇｃｒｏｓｓｔａｌｋｐｒａｃｔｉｃａｌ ｉｓｓｕｅｓＰＣＢ ｄｅｓｉｇｎ，ａｎｄ ｓｉｇｎａｌ ｒｅｆｌｅｃｔｉｏｎａｒｅｉｎｖｅｓｔｉｇａｔｅｄ ｔｈｏｒｏｕｇｈｌｙ，ａｎｄ ｔｈｅａｒｅ一ｍｅｔｈｏｄｓ ｏｆ ａｎａｌｙｓｉｓ ａｎｄ?ｒＴｌ●ｌ ｈｅｄｅｓｉｇｎ … ｍａｉｎ ｗｏｒｋ ｏｒ－ｔｈＩＳ ｔｎｅｓｉｓ?ｏｆ ＰＣＢ ＳＩ‘ ?ｗｅｌｌ ｓｔｕｄｉｅｄ ｉｎ ｔｈｉｓ ｔｈｅｓｉｓ．一一＇』?一１Ｓｌｉｓｔｅｄａｓｔｂｌｌｏｗｓ： ｂｒｉｅｆｌｙ，ｏｎ１．Ｃｒｏｓｓｔａｌｋｔｈｅｏｒｙ ａｎｄｉｓａｎａｌｙｚｅｄａｎｄｔｈｅｎ ｌｉｎｅｓｂｏｔｈａｎｄｆｏｒｗａｒｄ―ｃｒｏｓｓｔａｌｋ ｓｔｒｉｐ’ｌｉｎｅｓａｒｅｂａｃｋｗａｒｄ－ｃｒｏｓｓｔａｌｋｍｉｃｒｏ．ｓｔｒｉｐｓｉｍｕｌａｔｅｄ ｒｅｓｐｅｃｔｉｖｅｌｙ ｂｙ ｕｓｉｎｇ ＨｙｐｅｒＬｙｎｘ ｓｏｆｔｗａｒｅ．Ｔｈｅｏｎｓｉｍｕｌａｔｉｏｎ ｒｅｓｕｌｔｓ ｓｈｏｗ ｔｈａｔ ｃｒｏｓｓｔａｌｋ ｉＳ ｍｕｃｈ ｌｏｗｅｒ ｍｉｃｒｏ―ｓｔｒｉｐ ｌｉｎｅｓ．ｓｔｒｉｐ．１ｉｎｅ ｔｈａｎｏｎ２．Ｔｈｅ ｃｒｏｓｓｔａｌｋ ｓｉｍｕｌａｔｉｏｎ ｍｏｄｅｌ ｏｆ ｔｗｏ ｐａｒａｌｌｅｌ ｍｉｃｒｏ．．ｓｔｒｉｐ ｌｉｎｅｓ ｉｓｏｂｔａｉｎｅｄ ｂｙ ＨＦＳ Ｓ．Ｕｓｉｎｇ ｔｈｅ ｍｏｄｅｌ，ｓｏｍｅ ｉｍｐｏｒｔａｎｔ ｐａｒａｍｅｔｅｒｓ ａｂｏｕｔ－ＩＩＩ．ｃｒｏｓｓｔａｌｋ，ｓｕｃｈａｓｓｉｇｎａｌ ｆｒｅｑｕｅｎｃｙ，ｐａｒａｌｌｅｌ ｌｅｎｇｔｈ，ｓｐａｃｅ ｗｉｄｔｈ ａｎｄｏｎｈｅｉｇｈｔ ｏｆ ｉｍａｇｅ ｐｌａｎｅ，ａｒｅ ｓｔｕｄｉｅｄ，．Ｂａｓｅｄｔｈｅ ｓｉｍｕｌａｔｉｏｎ ｒｅｓｕｌｔｓ，ｔｈｅｍｅｔｈｏｄｓ ｏｆ ｓｈｏｒｔｅｎｉｎｇ ｔｈｅ ｐａｒａｌｌｅｌ ｌｅｎｇｔｈ，ｉｎｃｒｅａｓｉｎｇ ｔｈｅ ｓｐａｃｅ ａｎｄｒｅｄｕｃｉｎｇ ｔｈｅ ｈｅｉｇｈｔ ｏｆ ｉｍａｇｅ ｐｌａｎｅａｒｅｐｒｅｓｅｎｔｅｄｔｏ ｓｕｐｐｒｅｓｓ ｃｒｏｓｓｔａｌｋ．Ｆｕｒｔｈｅｒｍｏｒｅ，“ｇａｐ ｓｔｒｉｐ＂ｉｓ ｐｒｏｐｏｓｅｄｔｏｃｏｎｔｒｏｌ ｃｒｏｓｓｔａｌｋ，ａｎｄ ｓｉｍｕｌａｔｉｏｎｃａｎｒｅｓｕｌｔｓ ｖｅｒｉｆｙ ｔｈａｔ ｕｓｉｎｇ ｇａｐ ｓｔｒｉｐ ｇｒｏｕｎｄｅｄ ｐｒｏｐｅｒｌｙ ｅｆｆｅｃｔｉｖｅｌｙ． ３．Ｉｎ ＰＣＢ ｄｅｓｉｇｎ ｆｉｅｌｄ，ｓｌｏｔｓｏｎｒｅｄｕｃｅ ｃｒｏｓｓｔａｌｋｉｍａｇｅ ｐｌａｎｅ，ｗｈｉｃｈａｒｅｉｎｄｕｃｅｄ ｂｙｖｉａｓ ａｎｄ ｉｓｏｌａｔｉｏｎ ｂｅｔｗｅｅｎ ｄｉｇｉｔａｌ ｇｒｏｕｎｄ ａｎｄ ａｎａｌｏｇ ｇｒｏｕｎｄ，ａｒｅ ｃｏｍｍｏｎ．Ｗｈｅｎｓｉｇｎａｌ ｌｉｎｅｓｃｒｏｓｓｔｈｅ ｓｌｏｔ，ｃｒｏｓｓｔａｌｋ ｗｏｕｌｄ ｂｅｃｏｍｅ ｍｏｒｅ ｓｅｒｉｏｕｓａａｎｄ ｉｓ ｐａｒｔｉｃｕｌａｒｌｙ ｓｔｕｄｉｅｄ．Ａ ｍｅｔｈｏｄ ｓｕｐｐｌｙｉｎｇｓｉｇｎａｌｒｅｔｕｒｎ―ｐａｔｈｔｏｅａｃｈ ｓｉｇｎａｌ ｌｉｎｅ ｉｓ ｐｒｅｓｅｎｔｅｄ ｔｏ ｄｅａｌ ｗｉｔｈ ｔｈｅ ｃｒｏｓｓｔａｌｋ，ａｎｄ ｓｉｍｕｌａｔｉｏｎ ｒｅｓｕｌｔｓａｒｅｓｈｏｗｎ ｔｏ ｄｅｍｏｎｓｔｒａｔｅ ｉｔ．４．Ｆｉｎａｌｌｙ ｓｉｇｎａｌ ｒｅｆｌｅｃｔｉｏｎ ｉｓａｎａｌｙｚｅｄ ｂｙ ｔｈｅｏｒｙ ｏｆ ｔｒａｎｓｍｉｓｓｉｏｎｔｏａｎｄ ｓｏｍｅ ｏｔｈｅｒ ｍｅｔｈｏｄｓ ａｒｅ ｉｎｔｒｏｄｕｃｅｄ ｓｉｍｕｌａｔｉｏｎ ｒｅｓｕｌｔｓ ａｂｏｕｔ ｔｈｏｓｅ ｍｅｔｈｏｄｓａｒｅｄｅｃｒｅａｓｅｒｅｆｌｅｃｔｉｏｎ．ⅧＯＵＳｔｈｅｉｒ ｅｆｆｅｃｔ．ｌｉｎｅｐｒｅｓｅｎｔｅｄａｒｅｔｏ ｓｈｏｗＴｈｒｏｕｇｈ ｔｈｅ ａｂｏｖｅ ｗｏｒｋ，ｄｅｓｉｇｎ ｒｕｌｅｓ ｓｏｌｖｅ ＰＣＢ ｓｉｇｎａｌ ｐｒｏｂｌｅｍｓ ｓｕｃｈａｓｐｒｏｐｏｓｅｄ ｉｎ ｔｈｉｓ ｔｈｅｓｉｓ ｔｏｃｒｏｓｓｔａｌｋ ａｎｄ ｓｉｇｎａｌ ｒｅｆｌｅｃｔｉｏｎ．Ｔｈｅｏｂｔａｉｎｅｄ ｃｏｎｃｌｕｓｉｏｎｓ ａｒｅ ｕｓｅｆｕｌｔｏ ｄｅｓｉｇｎ ｔｈｅ ＰＣＢ ｉｎ ｐｒａｃｔｉｃｅ．ＫＥＹＷＯＲＤＳ：ｓｉｇｎａｌ ｉｎｔｅｇｒｉｔｙ，ｃｒｏｓｓｔａｌｋ，ｒｅｆｌｅｃｔｉｏｎ，ＰＣＢｄｅｓｉｇｎ．ＩＶ．声明独创性（或创新性）声明本人声明所呈交的论文是本人在导师指导下进行的研究工作及取得的研究成果。尽我所知，除了文中特别加以标注和致谢中所罗列的内容以外，论文中不 包含其他人已经发表或撰写过的研究成果，也不包含为获得北京邮电大学或其他 教育机构的学位或证书而使用过的材料。与我一同工作的同志对本研究所做的任 何贡献均已在论文中作了明确的说明并表示了谢意。申请学位论文与资料若有不实之处，本人承担一切相关责任。本人签名：关于论文使用授权的说明学位论文作者完全了解北京邮电大学有关保留和使用学位论文的规定，即：研究生在校攻读学位期间论文工作的知识产权单位属北京邮电大学。学校有权保 留并向国家有关部门或机构送交论文的复印件和磁盘，允许学位论文被查阅和借阅；学校可以公布学位论文的全部或部分内容，可以允许采用影印、缩印或其它复制手段保存、汇编学位论文。（保密的学位论文在解密后遵守此规定）保密论文注释：本学位论文属于保密在年解密后适用本授权书。非保密论文注释：本学位论文不属于保密范围，适用本授权书。 本人签名： 导师签名：日期：邋：尘：！翌日期：趟＝生缨：第一章绪论１．１．课题的研究背景随着人们对电子设备的小型化和多功能化要求越来越高，当今的电子系统正 朝着高速化和小体积化的方向发展。沿着这个方向，现代电子系统的信号速率、时钟速率和集成电路的输出开关速度也在不断增加。从数字系统的工作频率看， 越来越多的系统工作在ｌＯＯＭｉｔｚ以上，约５０％的设计时钟频率都超过了５０ＭＨｚ，有近２０％的设计主频超过了１２０ｍＨｚ。信号边沿也变得越来越陡峭，目前信号的最小切换时间已经达到皮秒级。电子系统中系统时钟频率迅速提高和信号边沿不断变陡，使得ＰＣＢ的信号走线和基板材料的特性对系统电气性能的影响越来越大。对于低频设计，信号走线和基板材料的影响可以不予考虑，但当信号频率超过５０ＭＨｚ 时，信号的走线就必须考虑其传输线效应，而在评定系统性能时也必须考虑电路 板基材的电参数。另一方面，随着芯片制造与芯片封装技术的不断进步，芯片体 积在不断减小，引脚数目在不断增多，这导致了ＰＣＢ上的元件密度和信号线密度 不断增大。元器件的布局密度不断增大，彼此间的间隔变得越来越小，相互间的 电磁感应和电磁干扰就越来越严重。可见，当前电子系统的发展为ＰＣＢ的设计带 来了一个问题，即信号频率上升、体积减小和布线密度增大，使得ＰＣＢ的信号完 整性问题越来越突出ｎＨ引。 电子系统如果没有良好的信号完整性，就不能良好的工作，甚至根本不能工 作。现代ＰＣＢ设计时必须充分考虑信号完整性。然而影响ＰＣＢ信号完整性的因素很多。诸如元器件的电磁特性、基板材料的特性、元器件的布局位置以及信号的布线状况等因素都会影响到ＰＣＢ的信号完整性。因此，在ＰＣＢ设计时如何快速的分析电路板的信号完整性、采取有效的信号完整性设计方法已经成为当今ＰＣＢ设 计领域中研究的热门课题瞄’。１．２．信号完整性概述及其研究现状信号完整性（Ｓ ｉ ｇｎａｌＩｎｔｅｇｒｉ ｔｙ，ＳＩ）是指信号在信号线上传输的质量。对于数字电路，就是要信号在电路中能以正确的时序和电压做出响应。如果电路中信号能够以要求的时序、持续时间和电压幅度到达接收端，就表明该电路具有较好 的信号完整性。反之，就说明出现了信号完整性问题。 在数字电路中，信号完整性问题主要表现为振铃、过冲、欠冲、时延、同步切换噪声和地弹等现象。为了正确识别和处理数据，ＩＣ要求数据在时钟边沿前 后处于稳定状态。这段时间内如果信号不稳定或状态发生改变，ＩＣ就可能误判甚至丢失部分数据。在高速数字电路中，信号能以要求的时序、持续时间和电压北京邮电大学硕十学位论文幅度到达ＩＣ时，该电路就有很好的信号完整性。如出现诸如振荡、过冲、下冲 等信号完整性问题（如图１－１所示），就会造成时钟间歇振荡，从而导致电路误 触发和接收数据出错。此外，数字电路中逻辑器件内部和ＰＣＢ上的其他数字信号 在进行同步切换时，因电源线和地线的阻抗以及器件的引线电感会在系统中产生 同步切换噪声（ＳＳＮ），在地线上引起地弹噪声。诸如此类的信号问题会严重影响 电路的性能Ｈ１。建立时间 电 压廿太，、ｆ．４－－．一Ａ，、一‘蠢－ｌ及。Ｘ ｏ｝／≮ｉ ＼二二‘１Ｉ广∑二，’＼＾一Ｖ Ｖ Ｖ一逻辑。ｏ，图卜１数字电路中的信号完整性问题Ｖ Ｖ Ｖ时闻差的信号完整性一般不是由某一单一因素导致的，而是电路板中的多种因素 共同引起的。从形成机理上看，引起电路板信号完整性问题的原因主要是电路板上的串扰耦合、信号反射和电磁干扰（ＥＭＩ）Ｈ¨朝嘲。相应地，研究和解决电路板 的信号完整性问题也需要从这三方面来研究，并采取相应的措施。１．２．１．串扰问题及其研究串扰是信号线间的耦合，是由信号线之间的互感和互容引起的噪声。串扰耦 合通常可分为两种，即公共阻抗耦合和电磁场耦合。公共阻抗耦合是因为不同信 号共用公共返回路径引起的，这种耦合通常在低频时起决定作用。电磁场耦合主要发生在高频时，又可分为电感性耦合与电容性耦合。通常所说的串扰是指电磁场耦合，本论文中涉及的串扰也仅指电磁场耦合。 电磁场耦合属于近场耦合，其机理是在高频时ＰＣＢ上的任何两个器件或导线 之间都存在互容和互感，当一个器件或一条信号线上的信号发生变化时，其变化会通过互容和互感耦合到其他器件或信号线，即串扰耦合。当耦合信号或串扰信号足够大时，接收串扰信号的信号线上就会出现信号完整性问题。ＰＣＢ信号线间的串扰与传输的信号频率、走线的长度、走线间的距离以及参考地平面的状况等 因素有关。例如参考平面上的裂缝会使跨越裂缝的信号线间的串扰增加，引起信第一章绪论号波形畸变崎儿６。。 串扰问题是ＰＣＢ信号完整性设计中需要考虑的重要内容，如何减小或抑制串 扰在ＰＣＢ设计的任一环节都要加以考虑。因此，国内外较早对串扰就展开了深入 而广泛的研究，取得了很多成果。诸如，文献［７］从理论上对串扰进行了分析， 给出了两线间串扰的简单计算公式；文献［８］通过制作测试板，用测量的方法研 究了微波频率下微带线间的串扰，文中指出串扰不仅通过空间耦合还通过电路板 基板材料耦合到其他信号线上；文献［９］则分析了电路板上电源线对信号线的串扰影响，并通过减小两线的并行长度、增大间距、减小信号频率的方法减小了串 扰。至今，串扰的基础研究已经较为成熟。当前对串扰的研究主要是针对实际问题下的串扰，以及减小串扰的ＰＣＢ设计方法。如文献［１０］对强开关电源线对其它 信号线的串扰影响进行了研究；文献［１１］分析了垂直交叉线间的串扰；文献［１２，１３］则重点研究了割裂地对信号线间串扰的影响；文献［１４３提出了通过保护带屏蔽强干扰线来减小串扰影响的方法。１．２．２．反射问题及其研究信号在传输线上传输时，当ＰＣＢ上传输线的特征阻抗与信号的源阻抗和负载 阻抗不匹配时，信号就会发生反射。反射会造成信号波形出现过冲、下冲和振铃 等现象，如图１－２所示。过冲是信号跳变的第一个峰值（或谷值），它是在电源电 平之上或参考地电平之下的额外电压效应；下冲是信号跳变的下一个谷值（或峰值）。信号反射造成的这些现象会对电子系统造成很大危害。过大的过冲电压长 期性地冲击会造成器件的损坏；下冲会降低系统的噪声容限；振铃会增加信号稳定所需要的时间，从而影响系统时序。过度的振铃还会造成误触发。对于中小规模的集成电路，由于信号速度较低，这种现象对其不会造成重要影响，但对超大规模的高速集成电路而言就会造成诸如数据的误触发等信号完整性问题，严重影响系统性能。图１－２反射引起的信号振铃反射本质上是信号在传输线上的回波。信号功率（电压和电流）的一部分传．３．北京邮电大学硕士学位论文输到信号线上并达到负载端，但是有一部分被反射回来并与原信号叠加在一起， 从而改变了原信号的波形。当源端和负载端的阻抗相同时，反射就会消失。因此， 控制反射的途径主要有两种Ⅲ口¨射：一是减小信号线长度以避免反射信号叠加到 原始信号上；二是终端阻抗匹配端接，从根本上消除反射的发生。对于第二种方 法，终端阻抗匹配端接有几种不同的实现方法，各方法都有其不同的特点，分别 适用不同的场合。对反射的研究相对简单，对于工程实践来说主要是在电路板设计时根据实际 情况选取最佳的反射抑制方法。更进一步地说，对反射的研究就是如何在电路板设计时如何运用好上述不同的终端匹配端接技术的问题口副ｎ引。１．２．３．电磁干扰（ＥＭＩ）及其研究ＩＣ芯片的集成度、产品的小型化和器件速度的发展，不但对系统的信号完整性提出了更高的要求，也使产品的电磁干扰问题变得更加严重。在数字电路中， 电磁干扰通常表现为电子系统加电运行时对周围环境辐射电磁波，从而干扰周围 环境中电子设备的正常工作。 通常，传统的电路设计往往在设备设计完成之后以及生产阶段时来纠正电磁干扰问题，这种方法非常昂贵而且将会导致开发延时，影响新产品的开发。而在 产品设计早期尽可能地解决信号完整性问题，提出满足信号完整性要求、时序要求、ＥＭＣ／ＥＭ工要求，并满足加工制造与测试条件的总体方案和设计准则，能最大限度地降低产品成本，缩短研发周期。如图卜３所示，在ＰＣＢ设计阶段处理好电 磁干扰问题，是使系统设备达到电磁兼容最有效、成本最低的手段。因此，如何在ＰＣＢ设计时做好电路板控制ＥＭＩ的设计相当重要。电 磁 蓑 容 设 计 的 费 用产品定义阶段电路设计阶段ＰＣＢ布线阶段原型制作阶段测试阶段大规梗生产阶段产品面市阶段图１－３电磁兼容设计的费用在低频情况下，大部分系统级电磁干扰问题可以通过使用机箱屏蔽等方法来第一章绪论解决，系统内部电源平面和输入输出噪声可以通过在电路板上分别增加去耦电容和滤波器来解决。然而随着频率的升高和功率的加大，这些方法不再可行。在高频时，以往传统的电磁干扰抑制方案几乎失效。这时，电路板上的电磁干扰抑制要从元器件的选择、电路板的布局、布线、屏蔽等方面来综合考察和研究［１６】【１７】［１８】［１９】［２０】ｏ对ＰＣＢ上电磁干扰研究就是要找准ＥＭＩ的干扰源，采取措施降低或消除电磁干扰。从元件层面来说，就是要研究各元器件、电路板走线的辐射特性瞳妇捌；从板级来说，就要采用测试或ＥＤＡ工具的帮助，找出造成电磁干扰的根源，并采取 相应的解决方法ｎ阳∞１；对于电路设计来说，要通过建立各种模型进行分析，并找 出一套有效的ＰＣＢ ＥＭＩ设计方法和布线原则瞳钔瞳５１。１．３．课题的研究方法ＰＣＢ信号完整性分析与设计涉及面广，研究的课题或方面很多。对不同的问题的研究多采用不同的研究方法。已有的对串扰的深入分析和研究，多从“场＂的角度出发，以麦克斯韦电磁场理论和天线理论作为理论基础，用数值方法计算串扰。从场的角度研究串扰，主要是从电磁场理论和天线理论出发，建立模型，通过理论推导出串扰和辐射的 计算公式或用电磁数值计算方法计算串扰和辐射盯儿１１儿２１ｌ。 对信号反射、同步开关噪声和ＰＣＢ的板级信号完整性问题等问题的研究和仿真，则主要是从“电路’’的角度出发，通过对元件建立正确的信号完整性模型， 通过系统仿真来实现ｎ５儿ｍ１。电路板信号完整性的ＥＤＡ软件，目前已有多种产品，如：ｃａｄｅｎｃｅ系列软件、Ｍｅｎｔｏｒ软件等，它们都是通过建立相应模型，采用不同 的分析方法，对数字电路板设计中的信号完整性问题的某些方面进行分析。本论文的研究方法是：采用Ａｎｓｏｆｔ公司的基于有限元法的ＨＦＳＳ软件从“场”的角度深入研究ＰＣＢ上的线间串扰问题，利用Ｍｅｎｔｏｒ Ｇｒａｐｈｉｃｓ公司的ＨｙｐｅｒＬｙｎｘ 研究数字ＰＣＢ设计时的信号反射和ＰＣＢ的板级信号完整性等问题。１．４．本论文的结构随着现代电路板向着高速、高密度方向发展，电磁兼容性和信号完整性在ＰＣＢ设计时显得越来越重要。因此，本论文结合“多层电路板的电磁兼容性研究＂项目，对多层电路板信号完整性问题中的串扰和信号反射问题进行了较为深入的 研究，得出了抑制串扰和信号反射的方法以及ＰＣＢ信号完整性设计的设计规则。结合所做的工作，论文的结构安排如下：第二章简要介绍了数字电路的信号完整性基础理论、信号高频传输时的传输 线理论，并给出了常用ＰＣＢ传输线特性参数的计算公式。北京邮电大学硕士学位论文第三章首先对串扰进行了简单的理论推导，接着研究了微带线和带状线情况 下的前向串扰和后向串扰的不同特点。然后用ＨＦＳＳ软件建立了ＰＣＢ上微带线间 串扰的仿真模型，详细地研究了信号频率、走线长度、走线间的间距、参考层高 度等因素对串扰强度的影响规律。最后，提出了在两条走线间添加隔离带以减小 串扰的方法，用ＨＦＳＳ建模仿真验证了隔离带抑制串扰这一方法的有效性，并分 析了使用这种方法时需要注意的问题。 第四章主要针对在ＰＣＢ布线设计过程中经常遇到参考层不完整的情况，研究 了不完整参考层对串扰的影响。首先理论上分析了参考层上的缝隙对跨越其上的信号线间的串扰的影响，然后根据ＰＣＢ设计过程中经常遇到的两种情况进行了仿真分析研究。 第五章对反射及其抑制方法进行了重点分析。在简要介绍了信号反射的形成 机理基础上，总结了各种抑制信号反射的方法，并仿真了不同的终端匹配端接技 术抑制信号反射的效果。第六章介绍了现代ＦＥＢ的信号完整性模型和分析方法，并给出了一个简单的ＰＣＢ信号完整性分析与设计实例，最后总结了现代ＰＣＢ信号完整性分析与设计的 方法。 第七章总结了论文的工作成果，并表达了对未来工作的展望。第二章ＰＣＢ信号完整性基础在低频时，所有电路元件都表现为集中参数性质。随着电路板上信号速度越 来越高，信号所含的高频成分会越来越多，此时必须将电路板作为分布参数系统来分析。传输线是电路系统中最基本的组成要素，在低频时它对电路特性没有任何影响，而在高频时则会表现出明显的传输线效应。这是理解和分析ＰＣＢ信号完整性的基础。因此，本章重点介绍传输线理论和传输线的工作状态，然后介绍ＰＣＢ不同走线形式在高频传输时表现出的传输线效应。２．１．ＰＣＢ基本概念２．１．１．高速电路与高频电路对于高速电路，通常有两种定义：一种定义是当电路中的数字信号在传输线 上的延迟大于其１／２上升沿时间时，即为高速电路；一种是当数字逻辑电路的频 率达到或者超过４５ＭＨＺ～５０ＭＨＺ时的电路称为高速电路。此外，还有按传输线上 信号的上升沿时间来对其定义。为更好地从频域角度分析数字信号，引入了转折频率（记为‰）的概念。对于任何数字信号，转折频率由数字信号的上升沿Ｚ（或下降沿）时间决定，而与 其时钟频率Ｆ无关。‰＝Ｉ／（Ｔｒ×万）＝０．３５／Ｔ，式中，瓦。为数字信号的转折频率；Ｚ为数字信号的上升沿或下降沿时间。（２―１）由式（２一１）可见，数字信号的上升沿或下降沿时间霉越短，其转折频率吒即 越高；反之，圪。越小。转折频率标明了数字信号的一个重要特性：任何数字信号的重要时域特性都主要由瓦。频率以下的信号频谱决定。因此，我们可以推断出：任何在瓦。频率以内的具有平坦频谱响应的电路都允许该数字信号几乎无失真地通过；数字电路在吒。。频率以上的频率特性对它处理的该数字信号几乎没有影响。对于高频电路，一般的理解是拥有较高信号频率的电路。由上面的分析可见这种理解是不确切的，因为除了要关心信号的固有频率Ｆ外，还应当考查信号发 射时随之产生的高阶谐波的影响。利用转折频率的概念，我们就可以很快地找出高速与高频之间的联系。无论数字信号的速率（频率）如何，只要其转折频率瓦。足够高，我们就可以称其为高频电路，就必须以高频电路的设计方法来对其进行 电路设计。北京邮电人学硕士学位论文２．１．２．传播速率和传播时延根据电磁场理论，高频时电信号的传输是以电磁波的形式传播的，其传播速 率取决于传输线周围的电介质。表３－１列出了常见的介质和传输线上电磁波的单 位传播延时。表３－１ 电磁波在不同介质的单位传播延迟介质 空气（无线电波） 同轴电缆（７５％速度） 同轴电缆（６６％速度）ＦＲ－４ ＦＲ－４延迟（ｐｓ／ｉｎ）８５ １１３ １２９介电常数１．Ｏ １．８ ２．３ ２．８＂－＇４．５ ４．５ＰＣＢ（外层走线） ＰＣＢ（内层走线）１４０～１８０１８０氧化铝ＰＣＢ（内层走线）２４０～２７０８～１０电磁波在介质中的传播速度Ｖ、传播时延％与传输距离三、介质的介电常数￡具有如下关系：’，：皂 忙万 ‰＝三＝盟．， Ｃ（２―２） 吃吃’（２―３）乙：兰：业ｙ Ｃ（２―４）以上各式中，ｃ为光速；‰为单位距离上的时延。可见，传输线上的传播延时与其周围介质的介电常数占，的平方根成正比。电路板走线的单位长度延时取决于印制电路板基板材料的介电常数ｓ，和走线的几何结构。常用的印刷电路板材料ＦＲ－４在低频时的介电常数一般在４．７±２０％左右， 而在高频时达到４．５。在高频时，传播延迟的计算一般采用的是４．５。印制电路 板上走线的几何结构决定了其电场是驻留于电路板中还是发散到空气当中。当电 场停留在电路板中时，实际的介电常数将会增大，因此信号传播的速率将变慢。 当一个电路走线的环绕电场被封闭在电路板内两个地平面之间时，其环绕的电场将完全驻留在电路板内。一般对于ＦＲ一４印制电路板材料，实际介电常数为４．５。当电路走线位于印制电路板的表面（表面走线）时，它的电场分布将位于走线一侧 以及另一侧的基板材料中，形成的介电常数在１和４．５之间。因此，印制电路板第二章ＰＣＢ信号完整性基础外层走线的传播速度比内层走线快。信号在不同ＰＣＢ走线上传播时的单位长度时延将在本章第三节做具体介绍。２．２．传输线理论在低频低速电路中互连线可以被认为只起连接线的作用，电路中所涉及的网络都是集中参数的。但在高速数字系统中，由于信号的频谱很高，ＰＣＢ走线的分布参数效应会非常显著，因此必须把元器件间的互连线作为传输线来处理。 传输线可分为均匀传输线和非均匀传输线两种。均匀传输线是指参数沿着整 个长度均匀分布的传输线，其基本特征为： １）电参数分布在其占据的所有空间位置上； ２）传输线的长度直接影响信号的特征； ３）信号不仅仅是时间（ｔ）的函数，同时也与信号所处位置（ｚ）有关，即信号 同时是时间（ｔ）和位置（Ｚ）的函数。 ＰＣＢ板上的走线均可看成是均匀传输线，因此在此只介绍均匀传输线理论。２．２．１．传输线方程及其解在均匀传输线上取任意一小段长度Ａｚ（ａｚ《旯），显然，垃越小，就越接近 传输线的实际情况。当心ｏ ０时，我们可以近似用集总参数模型来描述该小段，其等效电路如图２－１所示，其上有电阻ＲＡｚ、电感￡△ｚ、电容ＣＡｚ和漏电导ＧＡｚ， 其中Ｒ为单位长度电阻，单位‘２／ｍ；Ｌ为单位长度电感，单位Ｈ／ｍ；Ｃ为单位长 度电容，单位Ｆ／ｍ；Ｇ为单位长度漏电导（介质漏电引起），单位Ｓ／ｍ。整个传输 线是无限多个上述等效电路的级联电路。ｉｏ，Ｚ＋＆） ｊ㈦ｒ―――，――１：１Ｕ，＋△力ｊ章，ｚ）： “０，上，ｚ＋Ａｚ）；ｚ●●（毫）。 ’！ｚ＋ＡｚｌＩ：Ｉｉｏ，ｚ）｛ＬＡｚｕ（ｔ， ｚ）；ＲＡｚ｛ｊｏ，ｚ＋Ａｚ）●ｚ《…扣１ＣＡｚ 串 １ＯＡｚ：“０， ｚ＋△ｚ）Ｉ图２―１均匀传输线的等效集中参数模型选取传输线上一点ｚ为坐标原点即ｚ＝０，再看距原点为Ｚ到Ｚ＋Ａｚ处的情况。北京邮电大学硕上学位论文仕ｚ处削电座为“【ｆ，ｚ），电、侃刀ｚ【ｆ，ｚ），咖ｚ＋Ａｚ处阴电Ｊ土则为“【ｆ，ｚ＋ａＺ），电’侃 则为ｉ（ｔ，ｚ＋Ａｚ）（注意：此处电压“及电流ｉ是时间ｆ和位置ｚ的二元函数），根据基尔霍夫定律，从传输线的ｚ到ｚ＋止段，应有：ｆ（ｆ，ｚ）：ｆ（ｆ，ｚ＋Ａｚ）＋ｃ＆型掣＋ＧＡｚ．“（ｆ，ｚ＋止）（２－６）Ｏｔ砸力毗ｚ圳＋三止掣＋胜呼力（２－５）整理后，则有：塑掣＝ｃ塑掣＋Ｇ．ｔ ｒ帅一＝ －‘Ｉ－Ａｚ型煎型＝￡ｉＡｚ眩对上述两式分别取其两边取极限止专０，则有：一２乙一十 一掣瑚㈡＋上掣ＯｔＯｔ型Ｏｔ俐ｆ，引 ，一十，Ｉ?￡●Ｚ．Ｚ－?“ｌｆ．Ｚｆ夕一７、 （２―７）出Ｉ 蚴ｆ９一Ｒ、 （２―８）ｆ （２＿９９．－ｑ）、一ｉＯｉ（ｔ，ｚ）＝吼（啦）＋ｃ掣Ｏｔ仍 规律时得出的，所以也称为电报方程。 式：（２―１。）ｒ９―１ ｎ１这就是均匀传输线方程，因为这组方程最初是研究电报线上电压、电流变化若信号源是角频率为国的正弦波，则式（２－９）和是式（２－１０）可表示为复数形一盟ｄｚ＝（帅眦）、 。７～ｆ９―１１、 （２―１１）一盟ｄｚ＝（Ｇ＋／缈ｃ州、。７一ｒ９―１ ９、 （２一１２）上述两式对ｚ求导，得：―ｄ２ｆＵ（ｚ）：ｒ２ｕ（ｚＺ） 一＝ｌ 一ｄ２ｚＩ，Ｉ－（２―１３）訾ｄ＿ｒ２心）、’ｚｚｆ９―１ ４、 （２－１４）第二章ＰＣＢ信号完整性基础ｒ２ｘ［（Ｒ＋ｊｅｏＬ）（Ｇ＋ｊａ）Ｃ）＝ａ＋ｊｆｌ（２―１５）称为传播系数，是一复数，其实部口为衰减系数（单位：Ｎｐ／ｍ），虚部∥为相位系数（单位：ｒａｄ／ｍ）。 由此可得式（２―１３）和式（２―１４）的通解为ｕ（ｚ）＝（４Ｐ―ｒ‘＋４Ｐｒ。）（２―１６），（ｚ）＝÷（４Ｐ可：＋４ｅｒｚ）二０（２－１７）式中Ｚｏ＝Ｒ＋ｊａｉＬ？（２―１８） 积分常数由传输线的边界条件确定。２．２．２．均匀传输线的特性参数传输线上波的传输特性参数包括特性阻抗、传播系数、输入阻抗和反射系数 等。 １．特性阻抗传输线的特性阻抗定义为行波电压与行波电流之比，用Ｚ０来表示，即ｚｏ＝藤Ｚ０＝抬（２－１９）特性阻抗Ｚ０通常是个复数，除了与工作频率有关之外，它还取决于传输线 自身分布参数，而与负载、信号大小和传输线长度无关，故称为特性阻抗。 对于无耗传输线有Ｒ＝Ｇ＝Ｏ，其特性阻抗为浯２。，此时特性阻抗Ｚ０为实数，且与频率无关。２．传播系数 传播系数由式（２－１５）给出，衰减系数口表示传输线上单位长度行波电压（或电流）振幅的变化，相位系数∥表示传输线上单位长度行波电压（或电流）相位的变化。 对于无耗传输线，Ｒ＝Ｇ：Ｏ，其衰减系数和相位系数分别为口＝０，∥＝ｃ０４ＬＣ３．输入阻抗（２―２１）北京邮电人学硕上学位论文传输线上任意一点ｚ处的电压和电流的比值定义为该点向负载方向看去的输入阻抗，记做磊（ｚ），即驰）２等（…９－９２）』ｌＺ，ｆ）、对于无耗传输线口＝０，Ｆ＝／∥，则传输线上任意点的输入阻抗为驯＝Ｚｏ Ｚ¨Ｌ＋ｊ么Ｚ工ｏ ｔｔａａＩｌｎ【Ｃ两Ｐｚ）式中，Ｚ，：．丝为终端负载阻抗。』２（２―２３）上式表明：均匀无耗传输线上任意一点的输入阻抗与观察点的位置、传输线 的特性阻抗、终端负载阻抗以及信号波长有关，一般都为复数，故不宜直接测量。 终端负载为复数时，传输线上任意点的输入阻抗一般也为复数，但若传输线长度 选取合适，其输入阻抗可为实数。 ４．反射系数 传输线上任意一点ｚ处的反射波电压（或电流）与入射波电压（或电流）之比定义为电压（或电流）的反射系数。由前面的推导可知，电压反射系数和电流反射系数的模相等，相角相差刀。因为电压便于测量，所以通常所说的反射系数均指 电压反射系数，记为ｐ（ｚ），反射系数可以描述传输线的反射特性。 传输线上ｚ点反射系数表达式为：比）２鬻２丽Ｚｔ－Ｚｏ ｅ％∥Ｌ其中（２－２４）见２雨ＺＬ―Ｚ０＝Ｉ见炒称为传输线的终端反射系数。２．２．３．传输线的工作状态（２―２５）由上述分析可知，对于给定特性阻抗的无耗传输线，所接的负载阻抗不相同时，其终端反射系数也不相同。归纳起来沿传输线的合成波呈现出三种不同的分布状态，称之为无耗传输线的三种工作状态。这三种工作状态是：行波状态、驻波状态和行驻波状态。１．行波状态行波状态是无反射状态，条件是终端负载等于传输线的特性阻抗，即第二章ＰＣＢ信口－完整性基础Ｚｔ＝Ｚｏ。负载阻抗等于传输线的特性阻抗时，反射系数ＰＬ＝０，传输线无反射，此时的负载称为匹配负载，传输线上只有向负载方向传播的入射波（行波）。 传输线工作在行波状态时的特征： １）振幅分布规律是沿传输线的电压和电流振幅保持不变，其值为入射波电 压和电流振幅值，且电压振幅值是电流振幅值得ｚ０倍：２）阻抗分布规律是传输线上各点的输入阻抗均等于传输线的特性阻抗； ３）传输功率为此时负载吸收的功率最大，等于入射波功率。２．驻波状态 驻波状态就是全反射状态，条件是终端短路（Ｚ，＝０），或终端开路（Ｚ，＝∞），或终端接纯电抗负载（乙＝＋－ｊＸｔ）。在这三种情况下，终端反射系数Ｉ见ｌ＿ｌ。由 此可知，此时传输线上的入射波在终端将产生全反射，沿线入射波和反射波叠加后，电压与电流在时间和空间上都有万／２的相位差，呈驻波分布。 ３．行驻波状态当传输线终端接其他任意负载Ｚ：＝尺，±．Ⅸ：时，入射波的一部分被终端负载吸收，另一部分被反射，因此传输线上既有行波又有驻波，两者叠加便构成了行 驻波状态。２．３．常用的ＰＣＢ传输线ＰＣＢ中所见到的典型传输线是由嵌入或者附着在电介质，并且具有一个或多个参考平面的导电迹线构成。ＰＣＢ中的典型金属是铜，而电介质是一种叫ＦＲ４的 玻璃纤维。电路板设计中最常见的两种传输线类型是微带线和带状线。微带线通常指ＰＣＢ外层的走线，只有一个参考平面。带状线是指介于两个参考平面之间的内层走线。图２－２所示为ＰＣＢ上的带状线和微带线，该图显示了两种传输线与参考平面（地／电源层）的相对关系。我们在设计高速ＰＣＢ时，应首先进行导体层和 介质层的控制（即叠层）以使传输线参数可以预测和控制。信号层（徽带线） 参考层／电源层 信号层（带状线， 参考层Ｊ，电源层―１―■――――――――――ｒ――――――］―■ｒ―一图２－２典型的ＰＣＢ传输线结构信号层（微带线）不同的ＰＣＢ传输线具有不同的特性。在ＰＣＢ设计时，主要关心的特性有特征一１３．阻抗、传播延时等。针对工程应用，各种线型都已有相应的估算公式。２．３．１．微带线微带线的结构如图２―３所示。微带线的特性阻抗的计算公式如下：ｚ。＝（剖?ｎ（器）ｒ：Ｑ：鱼二照±！：型（１５＜Ｗ＜２５ｍｉｌ）（２―２６）ｚ。＝（南］ｔｎ（器） ‰２面写（２―２８） 怕其中，Ｚ。为微带线的特性阻抗（单位：欧姆Ｑ）；ｗ为微带线导体的宽度（单位：英寸ｉｎ）； Ｔ为微带线导体的厚度（单位：英寸ｉｎ）； Ｈ为信号层与参考层平面的距离（单位：英寸ｉｎ）；Ｃｎ为走线的内电容； 占，为基板材料的有效相对介电常数。参考层【援地血）图２－３微带线的结构示意图对于式（２―２７）和（２―２８）来说，当Ｗ／Ｈ小于０．６时，误差为±５％，当Ｗ／Ｈ大于０．６时，误差为±２０％。微带线的传播时延为：ｔ州＝１．０１７００．４７５Ｇ．十ｏ．６７（ｎｓ／ｆｔ）或（２―２９）ｔ面＝８５再丽丽（ｐｓ／ｉｎ）（２―３０）２．３．２．嵌入式微带线嵌入式微带线是对普通微带线的改进。其与普通微带线的区别在于：走线上第二章ＰＣＢ信号完整性基础面覆盖了介质材料，如图２―４所示。如果嵌入式微带线周围被诸如焊料掩膜、保 护涂层、陶瓷等其他相对介电常数的介质材料所覆盖时，只要厚度满足０．００８ ０．ＯｌＯｉｎ的要求，空气以及周围的环境对线路阻抗的计算影响很小，可以忽略不 计。嵌入式微带线在普通微带线的最外层微带线层上加了层相对介电常数较高 的衬底。从材料上讲，线路上的两个介质层的厚度一般是不相同的，对于非常薄的衬底，如焊料掩膜、保护涂层、陶瓷材料，其影响可忽略不计，可以降低几个 欧姆的电阻。嵌＾式锻带钱１扛萋喜乒―上 高度Ｈ―轴图２―４嵌入式微带线的结构示意图对于嵌入式微带线，尤其是那些介质高度非对称的情况而言，了解衬底和拱顶宽度有助于提高精确度。只要介质上面的厚度［Ｂ一（Ｔ＋Ｈ）］远大于０．００４ｉｎ，该公式就适用。ｚ。＝（志］ｌｎ（器）／协３。，其“，：‘卜卢）、ＩＬＺ。为特性阻抗（单位：欧姆Ｑ）；Ｗ为走线的宽度（单位：英寸ｉｎ）； Ｔ为走线的厚度（单位：英寸ｉｎ）； Ｈ为信号与参考平面的距离（单位：英寸ｉｎ）；Ｂ为两层介质层的高度（单位：英寸ｉｎ）。嵌入式微带线的传输延时为：ｔｐａ＝１．０１７√０．４７５ｅ；＋ｏ．６７（ｎｓ／ｆｔ）或（２―３２）‰＝８５４０．４７５９；＋ｏ．６７（ｐｓ／ｉｎ）（２―３３）北京邮电人学硕士学位论文…＿¨书］ｃ…咖＠咄哪ｔ５獭，。２．３．３．带状线带状线是在两个导电平面结构中被介质材料所包围的传输线，如图２―５所 示。带状线存在于板的内部，自身并不暴露于空气当中。带状线相对于微带线有很多优点，首先它具有较强的场吸收能力和抗干扰能力，其次它能够提供ＲＦ电流返回路径从而可以减少电磁干扰。只要采用正确的 布线规则，线路的辐射能被很好的控制。但是辐射在外层板上的元件和连接线上 依然存在。带状线宽度（电介质）带状线的面阻抗和线路的内电容如下：ｚ。＿（剖－ｎ（揣）＝（爿ｍ（器）ｃＣｏ：―黑（ｐＦ／ｉｎ） ‰２西呻ｗ¨ｕＱ，倍３４，（２―３５） 心一传播延时为ｆ耐：１．０１７、／ｉ（ｎｓ／ｆｔ）或ｆ耐：８５、／ｉ（ｐｓ／ｉｎ）。２．３．４．均匀负载下传输线的特征阻抗 上面讨论的带状线和微带线基本特征参数的计算都是针对负载集中在一端的信号走线而言，如图２～６所示。第二章ＰＣＢ信号完整件基础图２－６集中负载的传输线如果负载均匀分不在传输线上（如图２－７所示），负载的电容也将均匀分布在传输线上，使得传输线的等效电容增大。在这种情况下，传输线的特性阻抗Ｚｏ和传播时延ｆ谢都会发生变化。图２－７负载均匀分布的传输线新的参数Ｚ。’和砀７可经由原特性阻抗Ｚ０和传播时延‰的基础上附加电容参数Ｑ来修正，见式（２―３６）和（２―３７）。Ｚｏ’＝Ｚｏ（２－３６）％’＝砀?（２－３７）第三章ＰＣＢ微带线间的串扰研究本章探讨了串扰形成的机理，研究了在ＰＣＢ微带线和带状线下的前向串扰和后向串扰的特点。然后用ＨＦＳＳ建立二平行微带线间串扰的仿真模型，详细地研究了信号频率和微带线的结构参数对串扰的影响，并提出了添加“隔离带＂抑制串扰的方法。３．１．串扰的形成机理３．１．１．串扰的形成过程根据电磁理论，串扰是两条信号线之间的电磁耦合，是由信号线之间的互容 和互感引起的线上噪声。 如图３－１，两根平行线平行放在一起，其中一根线中一端有信号源珞及内阻ＺＯＧ，另一端有负载阻抗乙Ｇ，回路通过地构成闭环；另一导线中仅有阻抗ＺＯＲ和 Ｚ，。，也是单线对地结构。两个回路使用公共地。如图，有信号源的导线称为发 射线或干扰线，被干扰的导线称为接收线或受害线。倥）， 。眨）Ｌｋ。‘（３） Ｌ＼Ｌ》，（３）石ｔ“ｈｆＪ＼（１】、Ｃｉｌｚ协死，Ｃ图３－１两平行线间串扰示意图串扰的形成过程是：当驱动信号（１）通过发射线时，由于发射线和接收线间的寄生电容，会在接收线上产生分别向两端走向的干扰信号（３）；同时，驱动 信号通过发射线时会在其周围产生一个变化的磁场，这个磁场与接收线相交，并 在接收线中感应出一个与驱动信号相反走向的干扰电流（２）。干扰电流（２）和 （３）就是驱动信号从发射线耦合到接收线上的串扰信号。 根据引起的原因不同，串扰分为容性串扰和感性串扰。容性串扰是由相互间 的耦合电容而产生的耦合电压（如图３．１中干扰信号（３）），又叫电场耦合；感 性串扰是由相互间的耦合电感而产生的耦合电流（如图３．１中干扰电流（２））， 又叫磁场耦合。通常所说的串扰是指容性串扰和感性串扰的总和。应注意到在向第三章ＰＣＢ微带线问的串扰研究后的方向上电容性耦合串扰和电感性耦合串扰是相互加强的；但在向前的方向 上，它们的耦合电流方向相反。电容性耦合串扰会在向前的方向上产生一个与驱 动电流方向相同的耦合电流，而电感性耦合串扰产生的电流方向却与此相反。后 文仿真证明，这些电流在效果上相互抵消，尤其是在带状线情况下，几乎使得这 些电流全部抵消。根据串扰出现的位置，串扰又分为近端串扰和远端串扰。如图３．１，近端串扰是驱动信号（１）在接收线近端产生的干扰信号，它是容性串扰（３）和感性串 扰（２）的叠加；远端串扰则是驱动信号（１）在接收线远端产生的干扰信号，它 是容性串扰（３）与感性串扰（２）的反相叠加（或者说是矢量相减）。３．１．２．串扰的传输线分析两导线间的耦合可用电磁场理论来分析，但分析过程繁琐复杂。用传输线理 论分析串扰耦合，结果准确而分析过程却大为简化。由传输线理论，如果Ａｘ《名则传输线的一小段血可等效为如图３．２所示的集总参数元件电路表示。ＣＭ和Ｍ分别表示传输线单位长度的互容与互感；发射线和接收线的自容和自感分别用ｋ、厶、ＣＧ、Ｇ描述。与图３―２对应，单位长度传输线的各参数的计算公式 由Ｔｅｃｈｅ【２６１、Ｗａｌｋｅｒ［２７】给出。工，缸０＋Ａｘ）▲∈＿。．１矿％Ｉ图３－２单位长度的传输线耦合模型两平行传输线的耦合模型可看成是图３．２所示的若干血串接而成，其等效电路如图３．３。图中，传输线长度为￡，传输线宽度为Ｗ，间距ｄ，传输线距地高度为ｈ。北京邮电大学硕上学位论文ｌ’限（ｏ）Ｅ。（工） ．ｒ。（工、、一！、Ｊ。（∞节¨≥。÷｜ｔ（０９．接收线０匕（６Ｏ ｚ。【 ｌＩｒＬ地血等效电路令血专０可得传输线方程【２８】，求解传输线方程可得共地两平行传输线间的串扰耦合响应为：哪）＝昙［彘?／抛叩＋絮警嘣）‰ＶＲ（Ｌ）＝万Ｓ卜瓦Ｚ瓦ＬＲ?／砒‰＋瓦ＺｏＲ瓦ＺＬＲ?ｐ％三‰】（３一１）＋丽ＺｏＲＺＬＲ啦驴（ｃ＋学≯１Ｍ仔２）（３―３）其中，。＝ｃ２一ｓ２国２％ｒａ［１－ｋ２百（１－五ａ两０６ａＬＲ）气（１１＋－－％ａＬＧａ吼ａＯＧＲ））］．＋／国ｃｓ（％＋％）介质中的传播速度，ｕ＝１／以云，∥，ｓ是介质的磁导率和介电常数。ｃ－ｃｏｓ（胸，ｓ＝警，∥为相位常数∥＝詈＝了２Ｊｒ，ｕ是电磁波在周围端接阻抗与耦合传输线中－０－根传输线的特性阻抗ＺｃＧ（毛）比率：％卫＝篆，％＝乏，％Ｇ＝笔，吼Ｇ＝篆。％、乙Ｇ称为耦合传输线中单根传输线特性阻抗，是考虑接收线（发射线）存在时，发射线（接收线）的特性阻抗，这个定义与一般的特性阻抗的定义不同。当两电路耦合很弱，即％《Ｇ，ｃ０《Ｇ时，ｚ＆、ＺｃＧ就成了一般意义上的特?件阳柿了．第三章ＰＣＢ微带线问的串扰研究％、靠为发射线时Ｉ司常数和接收线时Ｉ刚常数。冥定义为：％２羡叶…露， ％＝蔬∽撕Ｇ，√厶―ｋ仔４） 仔５）ｋ为耦合系数：尼：，丝一：１―――鱼丝一√（ｃ０＋ｏ）（０Ｍ＋ｃｒＧ）（３―６）‰，‰为零频率是发射线上的直流电压和直流电流，其定义为：‰２彘珞，ｋ ２丧仔７，由式（３．Ｉ）和（３．２）可见，左端负载响应，即为后向串扰和近端串扰，是 电容性耦合串扰和电感性耦合串扰响应的叠加；右端负载响应，即为前向串扰和 远端串扰，是电容性耦合串扰和电感性耦合串扰响应的相减。其物理意义非常明显．３．２．前向串扰和后项串扰的仿真ＨｙｐｅｒＬｙｎｘ是Ｍｅｎｔｏｒ Ｇｒａｐｈｉｃｓ公司的一套信号完整性分析的ＥＤＡ产品，在 此利用其ＬｉｎｅＳｉｍ仿真工具研究ＰＣＢ走线上的前向串扰和后向串扰的特点。其 仿真模型如图３．４所示。５０．０ｏｈ啊●ＲＤｆ鼬ｉ５０．Ｏ ０１１ｍＩ Ｒ ＤＩＢ｛》ＶｐｕＩＩＤｎ＝－．０００ Ｖ诤ＵｌｌＤｒｔ＝Ｏ．０００Ｖ图３－４前向串扰、后向串扰仿真模型北京邮电大学硕士学位论文３．２．１．微带线下的前向串扰和后向串扰仿真发射线和接收线均为普通微带线，两线的参数如下：线宽８ｍｉｌ，线间距５ｍｉｌ， 距参考层高度５ｍｉｌ，耦合区域长６７．５ｍｉｌ，基板材料的介电常数为４．３。根据微带线参数，由式（２．２７）可算出其特性阻抗约为８３ Ｑ，由式（２．２９）信号在６７．５ｍｉｌ 长的距离内所需的传播时间约ＩＯｎｓ。 仿真结果如图３－５所示。＇．０００Ｘａ６．０００发射信号５．Ｏｏｏ哇．０００Ｆ｝、■口Ｖｏ后端信号０．０００Ｉ ｔａｇｅ２．０００ ’囊６Ｖ工．０００前端信号Ｏ．０００‘．｛ＪｆｆｋＰ＼―１．０００－２．ＯＯＯ一０．００ ｏ ０．０００ ２０．００ ４０．０ ０ ６０．Ｏ ０ ８０．００ １００．ｏＯＴｉｍｅ【ｉ－ｉｓ）图３－５６７．５ｍｉｌ时的仿真结果当改变耦合区域的长度，设置为１３５ｍｉｌ，此时可计算出信号传播所需的时间 约２０ｎｓ，仿真结果如图３－６：＇．ＯＯＯ × ６．０００发射信号５．０００嘎．０００ Ｖｏ厂、、后端信号Ｉ ｔａ３．０００ｇｅ２．０００６Ｖ】．．０００飞前端信号’０．０００、。； ｌ／Ｉｆ。、Ｌ“、－１．ＯＯＯ－２．ＯＯ Ｏ－３．０００ Ｏ．０００ ２０．００ ４０．００ ６０．００ ８０．００ 工００．００Ｔｉｍｅ（ｎｓ）图３－６１３５ｍｉｌ时的仿真结果第三章ＰＣＢ微带线问的串扰研究为更好的对比不同耦合长度下前向串扰和后向串扰的特点，将以上两种情况放在同一坐标系下，如图３．７：×口发射信号再＼、耳口ｆ ｆ后向串扰，。ｔ后端信号６飞前端信号毽ｆ…缮ｌ｝嵛｝《；．、Ｌ气ｔ，Ｉ串扰００２０． ００４０． ００６０． ００８０． ＯＯ１００ＴｉＩＴｌｅ（ｎｓ）图３―７６７．５ｍｉｌ、１３７ｍｉｌ时的仿真结果观察以上各图，发射信号、前端信号和后端信号都是由两种信号叠加形成的，这是模型中传输线两端的阻抗不匹配造成信号反射的结果。发射信号是原始信号 和前端反射回的信号的叠加；后端信号是后向串扰与前向串扰在前端被反射回的 部分的叠加；前端信号则是前向串扰和后向串扰在前端被反射回的部分的叠加。但这并不妨碍我们观察前向串扰和后向串扰的特点。由图３．５、图３－６和图３．７的仿真结果可得表３―１如下：表３－１仿真结果分析表 耦合区域长 度（ｒａｉｌ）６７．５ １３７传播时问（ｎｓ） １０ ２０前向串扰的脉冲 宽度（１ｌｓ）３．５ ３．５后向串扰的脉冲 宽度（郴）２０ ４０前向串扰的幅度 后向串扰的幅（Ｖ） ．０．５ ．１度（Ｖ）１．１ １．１比较在上述两种情况下前向串扰和后项串扰的脉冲宽度和幅度，可得：对于 微带线，后向串扰信号的幅度相对恒定（在两种情况下均为１．１Ｖ），而其脉冲宽 度是耦合区域传播时间的２倍（在耦合区域为５７．５ｍｉｌ时，后项串扰的脉冲宽度为２０ｎｓ，此时该长度的传播时间为１０ｎｓ；在耦合区域为１３５ｍｉｌ时，后项串扰的 脉冲宽度为４０ｎｓ，此时该长度的传播时间为２０ｎｓ）：而前向串扰信号的幅度随着耦合区域的增加而增加，脉冲宽度则基本保持恒定，约等于驱动信号的上升时间。这就是前向串扰和后向串扰的最大不同。北京邮电人学硕士学位论文３．２．２．带状线下前向串扰和后向串扰仿真改变模型的传输线类型为带状线，参数设置为：带状线，线宽８ｍｉｌ，线间距 ５ｍｉｌ，距参考层高度５ｍｉｌ，介质介电常数为４．３。不同耦合区域长度下，串扰仿真结果如图３．８至图３一１０所示。麓射肟 肟 斛Ｊ ｆ后蛳施糯， ｋｔ厂“”。２“””‘絮ｍ Ｉ篇“。”１。”“”０．０００２ｏ。¨－‘譬附嵩。ｏ。¨Ｊ。ｌｏ钆∞图３－８带状线５７ｍｉｌ时的仿真结果图３－９带状线８２．５ｍｉ ｌ时的仿真结果×ａ笈射信号■ａｆ ｆ ｆ ｌ，后端信号ｔ‘前端信号。、Ｌ 一、。图３－１０带状线５７ｍｉｌ、８２．５ｍｉｌ时的仿真结果观察仿真结果可见，可得下表：表３－２仿真结果分析表 耦合区域长 度（ｍｉｄ５７ ８２．５传播时间（ｎｓ）１０ １５前向串扰的脉冲 后向串扰的脉冲 宽度（璐）０ Ｏ前向串扰的幅度（Ｖ） ０ ０后向串扰的幅 度（Ｖ）Ｏ．５ Ｏ．５宽度（ｎｓ）２０ ３０上述仿真结果可见，在带状线情况下，在耦合区域变化时后向串扰信号的幅度仍保持相对恒定，但幅度较微带线下减小一半（由１．１Ｖ降到Ｏ．５Ｖ），而脉冲 宽度仍是耦合区域传播时间的２倍（５７ｍｉｌ、８２．５ｍｉｌ对应的传播时间为ＩＯｎｓ、 １５ｎｓ），这一点同是微带线一样的。与微带线不同的是，带状线下的前向串扰几第三章ＰＣＢ微带线间的串扰研究乎为零。这是因为在带状线情况下，组成前向串扰的感性部分和容性部分大小几乎相等，而相位相反，最后几乎相互抵消。因此，在ＰＣＢ设计时，重要信号线 应将其布置成带状线以更好的消除串扰的影响。３．３．ＰＣＢ上微带线间的串扰分析３．３．１．微带线间串扰的仿真模型建立两导线问因电磁耦合而产生串扰。串扰的分析是在给定驱动信号的情况下， 计算由发射线上的驱动信号感应到接收线两端的干扰电压。设珞（０）为在Ｘ＝０处 的接收线干扰电压，Ｋ（Ｌ）为ｘ＝Ｌ处的接收线干扰电压，其他电压和电流定义类似。近端串扰和远端串扰的量度可分别由电压转移系数表示为：巩：型和豫，：幽”％。％应用Ａｎｓｏｆｔ公司的ＨＦＳＳ软件，两平行微带线间串扰的仿真模型见图３．１１， 整个ＰＣＢ板的尺寸为２０ｍｍＸ ６０ｍｍ（宽×长），介质材料为ＰＣＢ常用的环氧层 压玻璃纤维材料ＦＲ一４，其介电常数为占，＝４．７。如图３．１１（ａ）所示，上层为走线层（微带线层），下层为参考层，微带线为理想导体，参考面为理想导电面（微带线和参考层厚度对串扰的影响较小，已忽略）。两平行微带线布于基板上，相关参数设定如下：长度为Ｌ，宽度为ｗ，线间距离为Ｄ，基板厚度为Ｈ，且两条微 带线的参数设置完全相同。两微带线参数初步设定为：Ｌ＝４０ｍｍ，Ｗ＝０．５ｍｍ，基板厚度Ｈ＝０．３ｍｍ。基板厚 度Ｈ（ａ）截面图北京邮电火学硕士学位论文《ｂ）俯视图图３－１１串扰仿真模型微带线特性阻抗的计算公式为：Ｚｏ＝（南）ｌｎ（器）Ｑ…川＜２５砌”（３＿８）式中，Ｔ为微带线厚度。仿真中忽略微带线厚度对串扰的影响，由公式３―８ 可得微带线阻抗为５０Ｑ。 如图３．１１（ｂ）所示，发射线端口Ｐ１为干扰源端，发射线和接收线各端都分 别以微带线的特性阻抗５０ Ｑ匹配连接（防止终端不匹配而造成的反射对串扰的 影响），则两条传输线可看成一个两端口网络，其网络参数Ｓ，（即Ｓｔ（Ｐ１，Ｐ３））和墨。（即Ｓｔ（Ｐ１，Ｐ４））分别表示发射线对接收线的近端串扰和远端串扰。３．３．２．信号频率对串扰强度的影响一般信号都可以分解成不同频率不同幅度正弦波的叠加，因此研究电路板两 微带线间的串扰随单一正弦波频率变化的规律具有普遍意义。为更好的反映串扰 随频率变化的规律，仿真了线间距Ｄ分别为ｌｍｍ和３ｍｍ两种不同情况下的串扰随频率变化，结果如所示。第三章ＰＣＢ微带线间的串扰研究０．∞阳ｇ奸Ｉ，Ｐ劢７１＝≤ｂ＝…；ｙ＾＿―■＋Ｌ－－－４ｃｍ，Ｈ一０３ｍｍ，Ｄ＝ｌｍｍＪ．２０．∞；～：，一―＾＾＿＿蠢―：｛，：：．Ｊ。 。ｒ ， １０”～＾！萍瞪昭ｌ，Ｐ呦Ｙ１＝：±：＝ｒ－４０，００，．，，／／ 去辱……，Ｖ，尹？：；４Ｉ嘲Ｈ＝０３ｍｍ，Ｄ－Ｉｍｍ．∥｛；／，一”一‘｛；；。 ：，，：?，ｄ ：．。矿’气！，｛｛明礤妒ｌ胸Ｙ’：：：：ｉｉ：：：：Ｌ－４ｃｔａ，Ｈ－０３ｍｍ，Ｄ＝３ｍｍｒ一；，，‘。，．－＃：彳｝¨ ，／ｔ：。ｄ＋阳＠妒ｌ，Ｐ呦Ｙ１＝：：兰：：＝Ｌ－４ｃｍ．Ｈ－０．３ｍｍ，Ｄ＝３１ａｍ一？多∥彳－６０．∞．…分。／７≯’ｊ：ｊ５００．∞８∞９ａ０９．∞１０．００ｌ＿ｏｇｌｏｆｆｒｅｑＸＨｚ］图３―１２串扰强度随频率变化图由图３一１２可见，不同间距条件下串扰强度随频率的变化规律：在低频段， 无论是远端串扰还是近端串扰，其强度都随信号频率呈线性关系；在高频段，近 端串扰（墨，）随频率呈现强烈的周期震荡特征，而远端串扰（墨。）随频率变化 则呈现出较为微弱的周期震荡特征。这主要是因为感性串扰和容性串扰到近端和 远端的长度不尽相同。在低频段时两类串扰信号到达端口处的相位相当，两类串 扰的合成信号的相位对幅度影响不大；而在高频段时两类串扰信号在不同频率下到端口时的相位相差很大，此时，两类干扰的合成信号的幅度就会随相位变化而周期性变化，因而幅度随频率呈现出明显的周期震荡特性。３．３．３．微带线参数变化对串扰强度的影响１．串扰强度随走线间距的变化走线长度Ｌ为４０ｒａｍ，介质基板厚度Ｈ为０．３ｍｍ，信号频率为２ＧＨｚ和５ＧＨｚ时，串扰强度随两线间距Ｄ变化的仿真结果如图３－１３所示。北京邮电大学硕士学位论文Ｏ．００～｛…！：～ｄＢ＠ｔａＰｌ，Ｐ劝Ｙ’＝＝建＝＝Ｌ＿４ｃ地Ｈ－０．３珈珥Ｆｒｅｑ＝ＩＧＨｚ；｜¨｜ ｌ｝：?＿－１０．００卜｝ｉ：．加．００‘、￡一｝ ＼卜ｌ｛…一ｌ＾‘、、二。ｉｏｌｔ：、．；卜－ｌ！阳（ｓｔ＠ｉ，Ｐ嘞Ｙｌ＝：±：：Ｌ＇４ｃｎＩ，Ｈ＝０．３ｍｒａ，Ｆｒｅｑ＝ＩＯＨｚ：动００ 枷．００一、紊吏：乏≤ ｐ｛、爱，ｊ…；一ｏ－。～…Ｈ毒≥℃“寸ｒ～”； …ｒＨ一｛；…；ｒ“？ｒ“邋 蕊毛毒…’、一ｔ ，一 ÷ ～｛ ：＊ｑ：ｐ÷一一ｌ －ｒ－．，…｝＿卜≯．｝０＿■…｝｝，…００‘ｏｉ｛?；ｊ“：岬圩ｌ，Ｐ劢Ｙ’：：：：：二：：：Ｌ＝４ｃｍ，Ｈ＝０．３ｒｍｎ，Ｆｒｅｑ＝３ＧＨｚ、。；～；一÷：’～≯÷～矗．：㈠㈡ｊ…｝ｏｐｏ≯≥专矗：曼ｉ， ｎ一一：…～…．Ｉｎ一……?…一ｎｊ：：ｎ４、阳ｑ奸ｌ，Ｐ劬Ｙ１：：：畿：：：Ｌ１４ｃ驰酗０．３蛳Ｆｒｅｑ＝３０Ｈｚ…一。一…≥一。；ｉ－∞，００■ｉ鼍ｓ每毒：毒三三曼一≮―｛一‘…＋－一；：一；～ｌ：：；ｉ５．由６．口 ｂ～…｝ ｝ ’…｝ 十＿｛。：：：．∞００１．０Ｏ２．ｄＤ３．Ｏ＇Ｏ酬４．ａ ０图３―１３串扰强度随微带线间距变化图由图３－１３可知，远端串扰和近端串扰都随走线间距增大而减小。当间距从 ｌｍｍ增加时，串扰快速减小；但随着间距的继续增加时，串扰减小的速度变缓。很明显，当两线间距已经大于３Ｗ时，增加走线间的距离已不能明显改善两线间的串扰。这主要是因为当两微带线靠得很近时，互容和互感都会更显著，串扰也 就相应地增大。２．串扰强度随走线长度的变化走线间距Ｄ为２．０ｍｍ，介质基板厚度Ｈ为０．３ｍｍ，信号频率为１ＧＨｚ和５ＧＨｚ 时，串扰强度随长度变化的仿真结果见图３－１４。－ｔ０．００ｉｄ叩姆ｌｔＰ劲Ｙ’＝＝溉＝Ｄ＝２．Ｏ峨Ｈ＝０．３ｒａｍ，Ｆｆｅｑｌ５ＧＨ２拍（ｓｔ（Ｐｌ，Ｐ４））Ｔ＇＝：土：：’锄．ＯＯ， ，一’一 ＇Ｉ．∞．∞／一一ｒＤ＝２．呱Ｈ＝０３ｍｍ，Ｆｆｅｑ＝．５０Ｈｚ， 、～’，，。阳ｑ即ｌ，Ｐ功Ｙ１…．：ｊ…。、 １．枷．Ｏｆ＇／，－ ，： 弘。一一＼，∥ｊ兹．： …ｊ一‘２：，－ｅ曩■．：：丢，毅，．．争¨、咏．… …；?－ｋ．。．｛ ！ｊ＼Ｄｈ２．０呲Ｈ，－０３ｒａｍ，Ｆｒｅｑ＝ｌＯＨｚｄ邸婶１，Ｐ劬Ｙ’＝：：筮：：＝Ｄ－２口岫ＬＨ＝０．３ｍｍ，Ｆｒｅｑ＝１ＧＩ－Ｉｚ．二．一’一＼，；一。 ～鼻，：，一；一－’◆ｊ７ｒ ｔ，一＾，一，ｊ。、 ，，｝了．∞００１０Ｉ ０Ｖ…２０ＪＤｏ㈧图３―１４３０ ００柏．ｏｏ５０．岫串扰强度随走线Ｋ度的变化图由图３－１４可知，在１ＧＨｚ时，近端串扰和远端串扰强度都随并行长度增加而 增大；在５ＧＨｚ时，近端串扰随长度增加而增大，而远端串扰则随长度增加而震 荡。这主要是因为５ＧＨｚ时走线的电气长度比在１ＧＨｚ时更大，容性串扰和感性串第三章ＰＣＢ微带线间的串扰研究扰到达远端端口时相位相差很大引起的，这与图３－１２中远端串扰在高频段时更 强烈的周期震荡的原因是一致的。３．串扰强度随微带线距参考层高度的变化为保持微带线特性阻抗为５０【２，由公式（１）可推得，必须保持Ｗ／Ｈ＝Ｉ．８２，因此，在仿真时微带线模型中的线宽和参考层高度两者始终保持着１．８２的比例。（１）当走线长度Ｌ为４０ｍｍ，两走线相邻两边缘的距离始终保持为１．Ｏｍｍ， 信号频率为２ＧＨｚ和５ＧＨｚ时，串扰强度随参考层厚度变化的仿真结果如图３－１５ 所示。．６．００ ｛ …｝…．。１‘∥’１ ＿●．．二～ｉ』乜ｉ 。≯‘０／ …，－１０ｍ一一｛一；；ｉ；：，¨¨，ｔ∥ ｝／誓≯。７； ；；｝…｝¨ｒｊｈ＾ ＿＿ ●＊郴即ｌ坳’１坐 鄙昭ｌ，Ｐ劬７１＿上Ｌ＝４ｃｔａ，Ｆｆｅｑ＝ＳＧＨｚＬＰ４嗵Ｆｒｅｃｆｆ，．ｆ昭Ｉ－Ｉｚ／：’．．１５．００．２０Ｄ０…ｙ抖一｛眨｝÷ ：一Ⅺ■。Ｌ―ｊ，刍７ ‘！２００：００：覃弭曩。≯ Ｉｊ辩ｌ：‘／平一，．～：墨多了。≯ ｊ．。：．！Ｋ‘＾ 弋，Ⅳ：Ｖｌ ２『：｛；…ｏｂｌ土…：ｉ ；｝ ｆ…莎？“每砖二。、’，：ｊ，确 Ⅳ：…≮…‘―、≮…≮瞅－ｓｔ（Ｐ１，Ｐ３））７１：：：ｉｉ：：：Ｌ＝４，ｚｔａ，Ｆｔｅｑ＝２ｆｆＨｚＫ＾’，郴妒ｌ，Ｐ呦７１＝＿毫ｂ４ｃ地Ｆｆｅｑ－２ａＨｚｖ。：：““一＾一ｄｋ～｝一～ｒｊ｛ｊ６０加３∞Ｄｏ４００Ｙｏｏ５００．００６００ｂ０７００．００Ｈ（ｕ屿图３一１５串扰强度随参考层高度的变化图（Ｄ＝Ｉｍｍ）由图３―１５可见，串扰随高度增加而增加，特别在０～０．４ｍ范围内串扰随高度变化很快，随高度继续增大时变化趋缓。当ｈ＞Ｏ．５ｍ时，串扰强度基本不随高度而变化。这是因为微带线距参考层很近时，走线与参考面耦合十分紧密，而走 线与走线相互间的耦合则很小；当微带线距参考层高度增加时，走线与参考面的 耦合减弱，而走线与走线问的耦合增大；但当微带线距参考层的高度继续增加时， 走线与参考面的耦合已很弱，对走线间的耦合影响甚微。通过以上分析可得出， 传输线距离参考面的距离尽量小可较好地减小串扰。（２）当走线长度Ｌ为４０ｍｍ，线间距保持为两倍的走线宽度，信号频率为２ＧＨｚ 和５ＧＨｚ时，串扰强度随参考层厚度变化的仿真结果见图３―１６。北京邮电大学硕士学位论文．５．００：；３：：￡：：，＋．７．５０｛；㈡ｅ ，ｉ一、ｉ／ｉ。、 一―≯ｑ’ 、ｊ，ｒ’、“Ｉ’滔ｊ≮．‘阳￥印ｌ，Ｐ勒７１－－ｏ－－－Ｌ－－４ｃ－ｍ，Ｆｒｅｃｉ．＝ＳＧＨｚｒ｛～ｒ｜｝｛ｌｌ；７ １≯｝；ｉ一－；ｒ”｝一｛～｝…｛一?｝ｔ’ｗ广“ｒｒＦ ｝：．｝｝． ｝： ；｛ ?ｉ；｝；ｒｒｒｒ，ｉ…０ｌ ｊ ０孓≥?１０．００…ｊＹ、■二。…ｊ～…扣ｏ≯卜～ｒ―ｒｒ≯…ｙ∥■ｒｉ…ｉ ｌ。－。｛｛ｌ。｝≥心…｛！：ｌ”ｒｒＹ＋…４～ｄＢｑ奸ｌ，Ｐ动一Ｙ＇～．．｝一．Ｌ－－４ｃｍ，Ｆｆｅ旷５０Ｈｚ…０ ｋｌ：＇ ?１２．５０｜ｌ；…ｌ～；． ―ｊ～三一０，０ ｌ；；｝０｝扛；０一一｝＋ 。。毒．。０专ｌ…｝ ｛ｒ≯｜圳ｆ｝－一＊”一“！ｌ｝；…÷ｏ―ｌ；岬妒ｌ，Ｐ功７’＝照Ｌ－－４ｃｍ，Ｆｆｅｃｌ－２ＧＩ－Ｉｘ｛¨～一ｊ一童～｝……～ｏ｛～沁… ．，｝鼍；／｜．ｌ毒：＿；，７｛～：～ｒ“ｙ∥严ｙ。■？。下、Ｌ；一，－争。暑《， 一ｊ一≯？―ｑ≯： …ｉ■～；．｝，…；。｝／Ｋ｛毒二＝一：?‘ｄＢａ好１，Ｐ劝７。＝慕二－１５．００ 铲一≯扣ｊ≯≮≯拳三．Ｉ善 龄。∥卜ｒ“亨～｛：一Ｉ咖Ｆｆｅｑ＝２ＧＨ２、夕｝．４―１ ｔ厂ｒ’：Ｉ…ｒｆ｜｝―７．５０― １００． ００！㈠－｝；’’㈡卜ｉ２００＇．ｏｏ：誊≥淄裂荨 ：：≥蕞群鲁善～Ｉ窿ｊ！｜＿ ｌ；？’；｝｛｝、＋５００ｌｂＯ；；ｌ―ｊ｝ｉ ｋ㈠。７００加§ｏｏ．＇ｏｏ４００加 Ｈ（ｕｍ）６００：００图３一１６串扰强度随参考层厚度的变化图（Ｄ为２倍线宽）由图３一１６可知，保持两线间的距离为一固定走线宽度的倍数，即间距与走线宽度、参考层高度的比例保持不变时，微带线问的串扰强度几乎不随参考层高度的变化而改变。 比较以上两种情况可见，随着微带线距参考层的高度增加，如果保持间距的绝对宽度不变，则串扰随之增大；如果保持间距为线宽的固定倍数，则串扰几乎不变。３．３．４．小结上述应用电磁仿真方法对两平行微带线在不同信号频率、不同并行长度、不 同间距、不同基板厚度条件下的串扰问题进行了研究分析。结果表明，在低频段时随信号频率增大，串扰强度线性增大；在高频段时，串扰强度随频率变化呈周期性变化。随着两平行线间的距离增大，串扰会减小，但串扰随间距的增大并不是线性减小的。当间距大于３Ｗ时，间距继续增大已不能明显地减小串扰。并行长度的增加也会增大两线间的串扰。当微带线的参考层 高度变化时，要保持微带线的特性阻抗５０Ｑ不变，必须保持微带线宽度和高度之比为１．８２。在此前提条件下，如果不相应的增大两线间的距离，串扰会随参 考层高度增大而加强。 综上，在ＰＣＢ设计布线时，为减小传输线间的串扰应采取的相应措施有： １）对于高速数字电路板设计来说，应尽可能选择时钟上升沿和下降沿的速 度更慢的器件，这样可以尽量降低信号的频率；２）应尽量避免长距离的并行布线；３）应尽量扩大两线间的距离；第三章ＰＣＢ微带线间的串扰研究４）应尽量采用多层电路板设计，这样可降低传输线与参考层之间的高度， 如果采用更高参考层高度的电路板，则应增大传输线间的距离。３．４．隔离带法抑制串扰蔽璐¨刚进行电磁隔离，从而阻止强信号耦合或辐射到弱信号上。｜ｌ萋 ｝；；ｊ：芝繁ｉ蔑豪－≤．．．ｊ拳…ｉ Ｉ｜¨Ｉ。。≥囊鏊簿誉≤Ｉ ；ｉ 一～？≥瓷黪悫。≯ ｉ“。＿。。器鬻蓬≥囊ｌ≯ｊ？？北京邮电人学硕士学位论文（ｃ）仅两端通过过孔接地的隔离带（ｄ）过孔间距为１７．４ｍｍ的隔离带（ｅ）过孔间距为ｌＯｍｍ的隔离带（ｆ）过孔间距为５ｍｍ的隔离带图３―１７隔离带研究系列仿真模型以上各种情况下的串扰仿真结果如下：．３２－第三章ＰＣＢ微带线问的串扰研究，＇０１０略＋∞自口ｊ孕■＿…ｎ。Ｉ●Ｊ∞“，Ｉ。｜｜礁．《／ ∥Ｎ￣／／／?ｔ＋◆：孙，／侈Ｖ ｝一／；――－＜＞＿一远端串扰，Ｖ、‘一近端串扰’．力ｊ。：。；’：：ｊ“稿目略一４１０Ｊ９０－ｌｐ；。 口’ ～；‘ ’＋。：：；㈡；：，。’｛｛，＾’ｔ廓１ｔＩ Ｉ４埔ｔａ ，‰４嗍２南一（ｂ）无过孔接地的隔离带时的串扰“。。：；；――√０―一◆，，｛ ｛ｔ撕胸｝＿－叠ｆ，瓢》…～ｔ ｊ。ｖ∥ 一矿．。霹。。二；。；、／＾拳尊臻一勘府Ｏ让蝴万漕口！ 一、．／，攀。 ’’叛：；‘Ｊ一／ 厂ｌ／；：■ ∥ｉ－ｌ｛ ｛’．袖｛一 ‘远端串扰ｌＩ近端串扰｝一，庸’２幽一醉●雌ｌｏ｝嘲１’绱●稿》（ｃ）仅两端通过过孔接地的隔离带时的串扰。。；。，ｉ；矗稚∞，：ｊ…：；；：…。｝：ｉ：：一ｌ！｝ａ●佛Ｊ枣瓣钓辨＋舶‰口～◆＇脯｝÷’二，ｂ≥髯二 多火…≯；；，卅了幂…ｉ‘ｌ；｝｝?；；：参ｌ―――０一远谝串扰Ｉ近端串扰：｜：＼／ｙ ｏ“；“ 一；”｝；２∞ 扦％摊＇嘲ｉ０ 口一船 睁（ｄ）过孔间距为１７．４ｍｍ的隔离带时的串扰．３３．北京邮电大学硕士学位论文?奢●詹Ｏ； ｛ｌ ｝：ｊ！≯； ｛。棚∞；｛；；／；棚脚＿Ｊ■矽∥； ．；＿≯：，∥｝一／，４。―――０一 ，，ｏｌｒ‘ ，≯∥远端串扰ｊ∥卜；，―＼？近端串扰≯：形产、■：，―ｒ“／≮！ｉ／荫辫｜ｆ ｊ－４０脯移日 》１例…｛１哆 娥｛； 川１乒；、；Ｖ’ ’”＼… …；ｉ；’／；ｉ：；，≮ ．；ｔｊ≯…｛｝ ｝：。≯～≥“； ｉ；｛’；｝’＇扁５７々珊’开●ｑ捧－ｌ坶’》力 ’ｔ力 ｂ（ｅ）过孔间距为１０．０ｍｍ的隔离带时的串扰辔㈣■０。辚“粕自蟹－Ｚ’ｉ；－船．ａｃ …’｛ｔ＇ｑ力ｅ 嵇冀 口’ｊ纷。ｉ， 一Ｉ≥娅Ｕ。。｝。Ｉ≥≥算ｊ；；ｌ；；。“’ｊ’ｉ一。、”…。々。…｝“尹４“．：∥ ｏ，。∥ｔ弋。； ｉ；ｉ。；｛ｉ， ．－――＿＜＞一远端串扰Ｉ、０：…。羔／＼：／、“Ｖ∥…掩７＋■…｛ｖ／ｊ！｜Ｖ；∞ 。 。 ，近端串扰一∽≯’’庙一 ’ ’；；４｛∥Ａ ｆ“：～。｝÷；；÷，，卜｛’２廊 ｈ蝌ｌ掰毂ｌ一７｛｝…’“，｝，∥ｊ，’｛庸’’０ｄ ｌ（ｄ）过孔间距为５．ｏｍｍ的隔离带时的串扰图３－１８各种隔离带情况下的串扰观察和分析以上仿真结果：在图３－１８（ｂ）和３－１８（ｃ）中，前向串扰和后 项串扰强度都出现了很显著地震荡。比较图３－１８（ａ）、３一１８（ｂ）和３―１８（ｃ），后两者中的串扰强度均超过了前者中的幅度，这说明了仅在两线间插入另外一条没有良好接地的走线并不能有效地降低线间的串扰，相反会导致在某些频率上场 在走线间发生谐振，从而加大了两线间的串扰。在图３一１８（ｂ）、３―１８（Ｃ）、３－１８ （ｄ）、３－１８（ｅ）和３―１８（ｆ）情况下可见，随着隔离带上的过孔数量增加，郭孑Ｌ间距减小，隔离带抑制串扰的效果越好，串扰变得越来越小。比较无隔离带（情 况ａ）和添加了隔离带且良好接地（情况ｆ）两种情况下的结果可见，通过在信号线间添加隔离带可以分别降低远端串扰和近端串扰约６ｄＢ和１４ｄＢ。综上可见，在两线间加载通过过孔接地的隔离带，可以有效地降低线问的串 扰。但在使用隔离带的时候，必须有良好的过孔接地，且过孔的密度要足够。当第三章ＰＣＢ微带线间的串扰研究过孔间距过大时（如ｂ和ｃ），走线问容易发生谐振，使得线间的串扰情况变得非常复杂；随着过孔的间距减小，信号线问的电磁共振消失且串扰减小。需要注意的是，如果隔离带不接地，该方法就根本起不到减小串扰的作用，甚至还会因 引起了电磁场在走线间的谐振而使串扰更加恶化。３．５．串扰特点小结与ＰＣＢ抑制串扰的设计方法通过以上分析与串扰仿真结果，可总结出串扰的一些重要结论。了解这些结论可以更好的理解串扰现象，对于电路板设计也是非常有帮助的。 串扰具有如下特点： １）串扰是线间的信号耦合，在串扰存在的信号线中，干扰源常常也是被干 扰对象，而被干扰对象同时也是干扰源； ２）串扰分为后向串扰和前向串扰两种，传输线上任意一点的串扰为二者之和。对于有着理想的地平面的带状传输线，由于它对于感性耦合和容性 耦合有着很好的平衡，因此感性耦合与容性耦合产生的电流大小相等、方向相反，从而使得前向串扰相互抵消，反向串扰相对加强。而对于非 理想地平面或微带传输线，由于感性耦合的影响要大于容性耦合，从而 使得前向串扰极性为负、幅值变大； ３）串扰大小与线间距成反比，与线并行长度成正比： ４）串扰与信号频率成正比，在数字电路中，信号的边沿变化（上升沿和下降沿）对串扰的影响最大，边沿变化越快，信号高频部分越多，其串扰就越大。 对ＰＣＢ设计来说，不一定要完全消除串扰，只需要将串扰抑制在系统允许的范围之内就可以了。根据本章的研究结论，在进行ＰＣＢ设计时可以采取下列措施减小串扰：１）在满足系统设计要求的情况下，尽量使用低速器件和边沿翻转速度较慢 的器件，这样可以有效降低系统的信号频率； ２）若布线空间允许，增加线与线之间的间距减小串扰，对于特别严重的串 扰则可采用隔离带方法：３）在设计的是多层电路板时，在满足阻抗要求的前提下，应尽可能减少信 号层与参考层之间的高度；４）应尽量避免并行布线，减少并行线的并行长度，必要时还可以Ｊｏｇ走线；５）将关键信号线（如时钟线）可设计成带状线或嵌入式微带线，就能有效 地抑制串扰；６）在多层电路板的相邻两个信号层布线时应按正交的方式进行布线，可以避免走线问并行，从而减少走线在层与层之间的耦合。第四章不完整参考层对串扰的影响上一章研究了完整参考层下的信号线间串扰。然而在实际的电路板设计中，因各种原因往往会导致参考层上形成缝隙。当信号线跨越这些缝隙时，信号线间的串扰会与参考层完整时有很大不同。本章就分析和研究了由密集过孔、数字地 和模拟地分割导致的参考层缝隙对串扰的影响，并提出了这些情况下抑制串扰的方法。４．１．参考层上的缝隙对串扰的影响分析由电路理论，所有的信号都是在闭合回路中流动的。对于微带线上的每一个信号，都存在一个对应的回流信号。通常，回流信号位于最靠近走线的参考层上。走线下方的回流电流密度是最大的，电流密度在沿着走线边缘方向而逐渐减小。如图４―１所示，其回流信号电流密度具有如下近似关系：走线图４－１走线的回流电流密度分布图徊）＝嘉×丽１式中：厶为总的信号电流，单位为Ａ； Ｈ为走线在电路板上面地高度，单位为ｉｎ； Ｄ为距信号线的垂直距离，单位为ｉｎ；ｉ（Ｄ）为回流信号电流密度，单位为Ａ／ｉｎ。然而，在高速电路的ＰＣＢ板中，尤其是多层印制电路板的设计过程中，由于多层布线的需要，电源层和接地层必须开槽缝以隔离噪声。同时，一些信号线必须跨过缝隙为相互隔离的电路提供必要的信号输入／输出。当不完整电源层或地 平面作为信号参考面时，电源层或接地层中的缝隙就会导致信号返回路径不连续性。如图４－２所示，当信号１和信号２跨越参考层上的缝隙时，由于参考层的不完整，它们的回流信号无法沿着各自走线下方的参考层流回。此时，它们的回流 信号必须绕过缝隙才能回到源端。这就导致信号１和信号２的回流路径发生重叠， 从而使得两信号线间的串扰变得非常严重。第四章不完整参考层对串扰的影响图４―２参考面上存在缝隙的情况下，走线跨越缝隙时信号的回流路径４．２．密集过孔形成的参考层缝隙对串扰的影响在实际的布线过程中，常常会遇到这样的情况：密集的多个过孔在参考层上 形成缝隙（见仿真模型图）。当信号线跨越缝隙时，走线问的串扰就变得与参考 层完整时有很大不同（如图４―５（ａ）的仿真模型）。也有的时候一连串的过孔并 不相连，仅仅是排成一列而并没有在参考层上形成连续性的缝隙（如图４－４的（ａ） 仿真模型）。 为研究密集排列的过孔造成的参考层割裂对传输线间串扰的影响，下面分三种情况对相同设置的两微带传输线间的串扰进行了ＨＦＳＳ仿真。为排除其它因素的干扰，模型的设置不仅微带线所在的基板尺寸和电参数完全相同，两微带线的 尺寸和设置也完全一样，即三种情况下的模型只有参考层发生变化。模型中微带线参数设置如下：线长：１５ｍｍ；线宽：１砌；两线间距：５咖；参考层高度：１１．８ｍｉｌ；匹配电阻端接：５０欧姆；￡＝４．７。 仿真模型及相应的仿真结果分别如图４―４、图４―５和图４－６所示。（ａ）完整参考面北京邮电大学硕十学位论文＊＃…■～－ 》十｛’ｌ■ｊ０，。；ｊ／‘乏｛，ｒ丁｝…ｊ．Ｚ 。，Ｆ，一―――Ｏ一远端串扰一一，．．≯扣吖ｉ ２，∥’，……、’ ∥≯ｐ”…～ｎｔ“…‘‘一！ｔＥ４一……’“。，：．―．．－．．－－－－－―ｊ－－－－－一近端串扰’：ｊ㈡；‘，，５…；：；ｌｌ：：ｊ：：７｛’：’｛ｉ∥：，∥，．，。； ／Ｉ：；㈡：巨：．增一【ａ）不连续过孔造成的不完整参考面萎一～ｏ，。，ｆ～０…． 在匿差绉 戡＃＃～一｛…？…，¨―中｝～一一…手一千～，ｆｉ幸蘑皑圭４融－＋－－－ｔ－嚣ｉ－！．．．．．．＃毕 千ｌ÷一Ｈｌ ～≮一―≯一｜。＋～…：～ｉ…ｉ…Ⅲｉ一土～ｊ…０。Ｘ…。―――０一远端串扰：．ｉ赫｝ｊｌ０，ｌ｛ ｝ ｌ…■￥ｌ毒，―――――－．Ｊ．．一近端串扰臻痒 滞＃离／５：骚）Ｆ≯ ：事：器＝Ｆ’～； ～ｌｌ ：｛…、ｌｋ０ ｌ ；＼｛；Ｉ～ｌ盘ｌ｝｝ｌｉ＾｝ｍ“４“――??●一―――＿一――｝―～ ―０。ｋ■。三一 ｌ ；…０毒…ｊ…？』？群｛ｌ ，｛；｝：于融■Ｉ一车＃蝌车肄―ｒ～ｌ：ｌ…ｆ■｝一÷七一 Ｆ―ｏ｛毫。＝＝＝＃ｂｌ毒｜｛ｌ―、｛ｆｈ●硎ｊ 【ｂ）串扰仿真结果图４―４不完整参考面下的串扰（１）．３８．第四章不完整参考层对串扰的影响（ａ）连续过孔造成的不完整参考面～ｔｔ，……ｎ――｝ｎ｝…ｔ； ｒ ｌ Ｆ丰基ｉ兰Ｅ！二－ｉｆｊ黟ｉ。：。．＿，ｔ．＿＿＿｝，ｉ…－。 ；孵 ；～ｈ毒～。；～。｝ 一一， ｝ ｝ ｝一｛…―――０一远端串扰～７－！｛…｛…｛一｛｛；．．．．．．．．．．．．．．．１．．．．．．一近端串扰磁？腓暮．｝～ 嫦：：｝＝雾譬暑：ｔ ：：≯哆≠，／；卜≯。：；ｉ｝…“…｝卜卜｛¨二 …≯々｝“｝…、…ｊ。量一ｋ．．ｉ ｛７…～｝¨ｒ“ｒ卜Ｐ二毒…０帅｝… …乏｛；…ｉ―０～‘ｌ… 一上～ｌ…一≯弋―≮…：｝｜｜！ｊ｛ｌ｛１～＇…‘…｝卜牛÷～鞲 姑ｊ…｝一ｊ―．≥。｛丰～二～ｏ｝主；：ｌ； ；；｝０鞘≥：…．１；÷；ｌ生＝＝；０～一ｎ●ｐＨ｜，群…（ｂ）串扰仿真结果图４―５不完整参考面’Ｆ的串扰（２）图４―３是参考层完整时的串扰情况；模型图４―４（ａ）是模拟的这样的情况： 排成一列的一系列过孔在参考面上形成了一系列的圆孔，但这些圆孔彼此独立而没形成连续的裂缝。此时当信号线跨越这样的参考层时相互间的串扰情况。此种情况通常发生在用密集过孔隔离电路板上重要的芯片时。图４―５则反映的是当连续的过孔在参考面上形成了一条完整的缝隙时，经过其上方的信号线间的串扰。由以上仿真结果可见，当参考层上没有形成完整的缝隙时，串扰的增加幅度并不明显（比较图４－３和图４－４的串扰仿真结果图）；而当密集的过孔使得参考面上形成了完整的缝隙时，跨越该缝隙的信号线间的串扰幅度显著增加（图４－５（ｂ））。例如，在３ＧＨｚ频点上，远端串扰和近端串扰分别由参考层完整时的－２０ｄＢ 和一２２ｄＢ增｝Ｊ］］至Ｕ－１３ｄＢ和－１４ｄＢ。这是因为在缝隙存在的情况下，信号线上的信号的回流路径不得不重叠，从而增加了两线问的串扰。而在图４―４的情况下，回流信号可以从其走线相邻的圆孔间流回源端，因此回流路径不会发生重叠，串扰也北京邮电大学硕上学位论文就变化不大。 综上可见，在电路板布线布局时，应尽量避免成排的过孔出现，尤其不应在 参考层上形成连续的缝隙。如果必须使用，也应尽量像如图４―４（ａ）所示的那 样使过孔间相互隔离，避免过孔重叠形成缝隙。４．３．数字地和模拟地隔离形成缝隙对串扰的影响在模数混合的电路板中，为了获得良好电路板信号完整性和电磁兼容性，常 常将模拟电路和数字电路分开布局。为控制噪声的需要，模拟地和数字地也需要相互隔离开来，如图４－６所示。在这种情况下，连接数字电路和模拟电路的信号走线必须跨越缝隙，此时如果不采取一些措施，就会在跨越缝隙的走线间造成严 重的串扰。通常，可以采取在信号走线正下方的缝隙用电连接或桥接连接起来以 提供信号的回流路径来解决（如图４－７所示）。图４―６数字地和模拟地隔离时形成的缝隙图４－７信号走线下布置电连接下面用ＨＦＳＳ建立模型，分别对这两种情况下的串扰进行了仿真。 模型的参数设置如下：第四章不完整参考层对串扰的影响线长：１５Ｉ【ＬｒＱ；线宽：１姗； 两线间距：５ｍ：参考层高度：１１．８ｍｉｌ； 匹配电阻端接：５０欧姆； 缝隙宽度２ｍｍ，基板介电常数ｇ，＝４．７。 仿真结果如图４―８、图４―９所示。图４―８是数字地和模拟地完全隔离时的信 号线间的串扰，即图４－６情况（下文称情况１）下两线间的串扰；图４―９是图４―７情况（下文称情况２）下两线间的串扰。比较两种情况下的串扰强度，远端串扰和近端串扰在缝隙完整的情况１下的串扰强度都显著大于情况２下的串扰。这是因为：在情况ｌ下，两走线上的信号回流路径因缝隙存在而断开，回流信号只能通过数字地和模拟地间的耦合以回到源端。在耦合的方式下，相邻两信号线的回 流路径必定高度重叠，其问的串扰强度就显著增加。情况２下，由于信号线下有连接模拟地和数字地的连线，因而它们的回流路径保持完整而相互独立，其间的串扰也就不会增加了。＝：＿ｉ按ｉ！｝÷｛，一 ；：；，ｉｋ。４黟．－－ｋ．｝｛｝；＇珏％４＃－．，舛零嚣’≮二＊；ｏ～一一埘｝、： 撇ｌ｝鲢 ―――０一 远端串扰鼍警≯Ｉ磁董； ．．．．――－―－‘－―一ｉ丘端串扰鞲 鞘黼 鬻 懋 藜 嚣 鬻 槲群 糍 ｝≤ｌ ｝；主毯。： 替降 ：羔珏垂 耩赫 赫 ：辫 耩Ｕ…￡ ““一ｏｊ弦ⅫＨ｛…玛＋｛；，｝争｝｝”。％ｔ毒轧专铮｝“ …｛每０