按字母检索
按声母检索
Copyright &
. All Rights Reserved .页面执行时间：9,109.37500 毫秒Mentor Pads2004 转 Mentor WG2004
Mentor Pads2004 转 Mentor WG2004
Mentor Pads2004 转 Mentor WG2004下载
下载资料需要，并消耗一定积分。
下载此资料的人还喜欢：
技术交流、我要发言！ 发表评论可获取积分！ 请遵守相关规定。
本月热点资料
电子资料热门词转载：收集的MENTOR_WG问题集
我的图书馆
转载：收集的MENTOR_WG问题集
Mentor_Graphics_Design_Capture_v2000.5 原理图输入 Mentor_Graphics_Design_View_v2000.5 原理图输入及集成管理环境 Mentor_Graphics_Signal_and_Vision_Analyzer_v2000.5 传输线分析工具和信号完整分析 Mentor_Graphics_Expedition_PCB_v2000.5 设计及自动布线 Mentor_Graphics_Library_and_Parts_Manager_v2000.5 库管理工具和元器件管理 Mentor_Graphics_Analog_Designer_v2000.5 模拟电路仿真器 Mentor_Graphics_Betasoft_Thermal_Analysis_v2000.5 板级热分析 Mentor_Graphics_Report_Writer_v2000.5 Mentor_Graphics_Variant_Manager_v2000.5 Mentor_Graphics_Suite_v2000.5 Mentor_Graphics_Discovery_PCB_Viewer_v2000.5 Mentor_Graphics_Discovery_PCB_Planner_v2000.5 Mentor_Graphics_Edif_200_Schematic_Interface_v2000.5 Mentor_Graphics_Expedition_PCB_Browser_v2000.5 原理图和PCB查看器 Mentor_Graphics_Core_Libraries_v2000.5 Mentor_Graphics_DDM_Administrator_and_Client_v2000.5 Mentor.Graphics.HDL.Designer.Series.v2001.5
---------------------------------------------------------------------------------
EN的安装设置：
第一部分：要讨论软件的使用，首先就是要能正常使用，那么，第一步就是安装软件！ （因为xxx原因，lic的问题不在讨论范围之内）
1、运行setup 2、选择stand alone安装 3、选择安装目录即程序开始安装 4、呵呵，完全安装吧，省去偶n多口水。等软件安装到最后会有些窗口跳出来 &&&& 要求确认什么的，默认都可以了。 5、期间会有lic的设置，先skip！让软件安装完。 6、然后是acrobat! 7、确认安装完成后，接着装xvision，默认安装即可！重启计算机。 &&&& 注意：如果是光盘安装，不要把光盘取走，重启后安装程序还要读一些文件！ 8、OK！安装部分结束。
第二部分，软件要正常的工作，基本的设置是必须的！ 因为使用了nutc及xvision等unix的仿真软件，所以，大家往下看： ^_^！ 1、xvision的设置： &&&& 进入控制面板－》Xvision profile ， &&&& 选择properties， &&&& 选择Fonts，选择Add， &&&& 选中Add font folder，浏览目录，选择x:\MentorGraphics\MGC_HOME\registry\fonts！ 2、控制面板 －》Vision Communications，选择Transports，把TCP-Unix那一项enable！ 3、lic设置：开始菜单－》mentor graphics licensing －》configure licensing ，xxx！ 4、环境变量设置： &&&& 变量名：MGC_WD&&& 变量值： 你的工作目录 行了，基本设置OK了！
第三部分：默认库的LOCATION MAP （安装路径不同而不同）：
$MGC_GENLIB c:/mentor/en2002/libraries/gen_lib $MGC_PASSIVELIB c:/mentor/en2002/libraries/passive_lib $MGC_APLIB c:/mentor/en2002/libraries/accuparts_lib $MGC_TEMPLATELIB c:/mentor/en2002/libraries/asim_templt_lib $MGC_SMBLIB c:/mentor/en2002/libraries/accusim_smb_lib $MGC_MISCLIB c:/mentor/en2002/libraries/misc_lib
呵呵，下面我补充一些有意思的东西哦！& ：）
大家都知道Agilent的Advance Design System是一个很好的rf设计软件，同mentor的Board Station配合使用可谓是高速设计的绝佳拍档。 首先，我们要做的嘛，把他们联系起来哦！ 第一步： mgc_location_map里，要加上：
$HPEESOF_LIBS c:/mentor/en2002/libraries/hpeesof_libs $MGC_S4LIB c:/mentor/en2002/libraries/mgc_s4lib $MGC_ADSLIB c:/mentor/en2002/libraries/mgc_adslib
这些库文件其实mentor本身就已经给我们了， 查查你的硬盘： c:\mentor\en2002\MGC_HOME\pkgs\pcb_rf\data\lib 把里面的文件tar出来到c:\mentor\en2002\libraries别告诉我你不知道tar是个什么东西！！ 然后是设置环境变量： AMPLE_PATH c:\mentor\en2002\MGC_HOME\pkgs\pcb_rf\userware\en_na
记住，启动layout这样的模块的时候要选上RF选项！
----------------------------------------------------------------------------------------------
我用的工具是WG自带的ORCAD-EXPEDITION interface
1.把\mentorgraphics\2004\wg\win32\ocint\bin\mentorKYN.exe拷贝到capture\netforms目录下
2.在orcad capture中 创建网表(这个大家都知道了吧^_^)，选取other子页，在formatters中选中上一步拷贝的mentorKYN.exe，点ok。
3.打开wg的ORCAD-EXPEDITION interface，选中在orcad中创建的.prj项目文件，选择几层板的template。
4.打开job management wizard创建pcb板，然后打开pcb expedition做你最后的工作。
注意：你可能在第4步创建pcb的时候会提示forward annotation failed，这是因为capture中元器件的value和wg中的part number不一致，修改一下就行了。
不建议orcad to mentor wg的转换，假如一个很多元器件的原理图，在orcad中修改元器件的value和wg中的part number一致是一个巨大的工程，而且在allegro做pcb也不见得比mentor 的pcb expedition差。
----------------------------------------------------------------------------------------------
先用WINISO工具把BIN文件转换为*.ISO文件，WINRAR可以解压ISO文件，把三张CD的主
文件（*2004.1）放到一起。里面有安装说明！大概步骤： 1.用记事本修改LGN文件，改成自己的网卡MAC地址。 2.用**.bat程序创建自己电脑的LICENSE. 3.设定两个环境变量，指定LICENSE.（里面有说明） 4.安装任意程序,指定LICENSE文件夹.
备注：*.ISO文件推荐虚拟光驱安装。
----------------------------------------------------------------------------------------------
1.viewdraw的库如何与Expedition PCB的cell关联， 我在Library Manager for DxD-Expedition中parts 中已经将symbol与cell映射了，而且预览中能看见二者， 可是在viewdraw如何加载库才能在像dc中那样放置part， 而且可看见symbol与cell？在viewdraw中只认symbol， 我加载symbol库时，能放symbol，但却没有对应的cell。 请教如何解决？
一。viewdraw& 建立symbol是要有 package 的信息（同中间库中存在的cell对应）。
二。Library Manager for DxD-Expedition& 连接一个完整的part和以前的wg相同。
三。在viewdraw的cell视图中单击右键，选你用的中间库。
一般情况没有问题
如果Expedition PCB掉入网络表有问题，看看是不是pintype没有建立的有问题。
谢谢知秋一叶，按你所说的我现在可以看见cell了，不过我还是有些不明白。
一：“建立symbol是要有 package 的信息（同中间库中存在的cell对应）”，但是许多时候可能多个part使用一个symbol，他们有不同的cell，例如，一个n沟道的mosfet的symbol可能对应着IRF830、1N60A等，但他们一个是TO220，一个是IPAK封装，如何加package 的信息？是不是需每种cell建一个symbol？
二：如果symbol已经和cell对应了，那在Library Manager for DxD-Expedition& 连接一个完整的part还有什么意义？
三：我已经在Design Configurations和Project Editor里设置了中心库（见下图），怎么还需在viewdraw的cell视图中单击右键选中心库？
----------------------------------------------------------------------------------------------
使用DxDesigner过程中遇到的问题一
DxDesigner中Symbol有如下四种类型 Composite： Module： Annotate： Pin：
问题是：如果我想画一个连接器的原理图，是选择Module还是选择Pin？Pin这种类型的symbol的主要用途是什么（我只知道GND、VCC等全局信号可以做成Pin type的symbol）？
备注：页连接符、层次连接符等用Pin，有实际器件封装的连接器用Module。
----------------------------------------------------------------------------------------------
使用DxDesigner过程中遇到的问题二
DxDesigner中Symbol的属性（Attribute）中有一个“PINTYPE”属性（定义在Pin上），其取值及涵义如下 ANALOG --& Analog pin BI --& Bidirectional pin IN --& Input pin OCL --& Open collector pin OEM --& Open emitter pin OUT --& Output pin TRI --& Tristate pin
不明白“TRI”与“BI”的区别？ANALOG类型的PINTYPE又是什么含义？有谁给解释一下！
另外，在pci9054（一块PCI板子上用到的PCI Bus控制芯片）的数据手册中对pci9054片子上的Pin的类型有如下分类： I/O --& Input and output pin I --& Input pin only O --& Output pin only TS --& Tri-state pin OC --& Open collector pin TP --& Totem pole pin STS --& Sustained tri-state pin, driven high for one CLK before float DTS --& Driven tri-state pin, driven high for one-half CLK before float
数据手册上对一些管脚的分类举例如下： EECS (Serial EEPROM Chip Select)--&& O TP AD[31:0] (Address and Data)--&& I/O TS FRAME# (Cycle Frame)--&& I/O STS INTA# (Interrupt A)--&& O OC LINT# (Local Interrupt)--&& I/O OC TA# (Transfer Acknowledge)--&& I/O DTS
问题出来了，在为pci9054芯片画原理图库做symbol的时候： 对AD (Address and Data)是选择 BI 还是 TRI ？ 对INTA# (Interrupt A)是选择 O 还是 OCL ？ 对LINT# (Local Interrupt)是选择 BI 还是 OCL ？ STS、DTS类型的又对应哪一种 PINTYPE？
NO1:& select Module
NO2. TRI&& 推拉输出
&&&&& BI&&& 漏级开路
&&&&&&&& 这个和硬件有关系,和管教功能不大,比如 address 一般是 tri,data bus一般应该是bi
我在建元件库的时候,通常建完一个元件,想修改脚序号(如1.2.3,想修改为A,B,C)或想再加一个PIN后在PCB中重导库便提示警告如:"unable to update the cell 'PSOP36' in the Library Manager. Pin count in cell (37) is different than in the referencing part (36)"有哪位知道如何才可以将Cells和PDBs中的PIN数目或PIN序号一致,便不再出现这类警告?这问题一直以来我都是忽略不管,因为重导后的PCB会跟库一致,但一直有疑问.还请大家帮帮忙!!甚是感谢!
----------------------------------------------------------------------------------------------
问：wg中如何将已经加入泪滴焊盘的泪滴全部去掉
答：select－teardrops del its。
----------------------------------------------------------------------------------------------
问：Mentor WG(Expedition PCB)中怎么敷铜？没有Plane层！
答：1. Route-&Planes-&Place Shape
2. Route-&Planes-&Planes Processor
----------------------------------------------------------------------------------------------
问：Design Capture中如何选中相同类型的东西？比如我要选择所有器件的Ref Des，想把他们的size改为相同尺寸，应该如何方便的全部选中呢？
答：你把所有的东西关掉,只留下ref des就可,然后框选,修改属性就可
----------------------------------------------------------------------------------------------
问：dxdesigner 如何自动重排零件编号？我希望韵能够像orcad 一样自动重派零件编号，r1,r2 r3......
我相信dxdesigner 应该可以，可我不会，
答：tools-&Creat Refdes
----------------------------------------------------------------------------------------------
问：Mentor WG中健PCB封装中的绿色符号是什么意思呀？好像是个定位坐标，上面还写了个C字
答：原点，做PCB封装时可以依据它做器件中心。
----------------------------------------------------------------------------------------------
问：Design Capture的中心库建立多个PART的元器件该如何建立？比如74hc14含有6个非门，只会建第一个。
答：6个非门，就在slots那一栏输入6就行了
----------------------------------------------------------------------------------------------
问：Mentor wg2004中能设置等长线吗？
答：你有没有试过 delete the " Diff Pair set number " and "Diff Pair Tol. = 0.1th" before tunning?
The tolerance& depends on what you need.
Other isssues to be considered:
1. Tune the short one. 2. Do not fix the tuning trace section. 3. No DRC on the traces. 4. Enough room for adding tuning traces. 5. set Routing Grid =& None
在net property中将两条线设为同组，最大长度一致，误差尽可能小，先手动布完后，按下TUNE，应该就可以了，或是用自动布线里的先ROUTE，再TUNE DELAY，也应该可以。 可以的
你先设置一对线，记住不是差分，在是差分前面那个，画好线后，按F7就好了
问：求教各位前辈WG2002:Expedition PCB走线问题刚学WG，手上资料少。有个问题问各位前辈： 用Expedition PCB走一根线后，用单根走线模式在原线上再另走一遍， 发现联好线后，又变回原线。相比之下，在POWER PCB中，新走线后， 原线就会自动删除。觉得Expedition PCB这样很烦人，是否设置有问题？求教各位了！
答：按F4键切换GLOSS模式
----------------------------------------------------------------------------------------------
问：请教关于Expedition 的规则设定。
如何设定一个特殊net 的 trace 与 plane 的间距呢？
如何修改Expedition 中的单位？ " th "& to " mm " ?
请高手来帮忙，小弟对mentor wg 了解甚少。。。
答：在菜单中打开的次序:
setup-&setup parameter,打开了一个对话框,在右边有一项:Display Unit 下的Design下拉框, 如果还找不到,就不用找了
Setup &Net class and clearance
First, Give the special net a new& net class name (it's setting can be same as default& class)
Then, in Clearance Tab, New a Rule Name, and in it, you can set trace to plane clearance,
Last, you can Set Special Net class to Net class Rules ( Each Type Net class).
----------------------------------------------------------------------------------------------
问：[求助]第三次虚心求教WG边框问题我有一个非常复杂的手机板子，我把DXF文件倒入PCB 后却不知如何做成Board oultline和board route，默认状态下的红色边框和灰色边框无法删除。 恳请各位朋友再三帮忙。
答：要在d raw下,按住ctrl 双击线.默认的 boardoutline 和router board是删除不掉的,
除非有新的polygon被change layer 成boardoutline.,默认的才会消失.
该polygon就是dxf中的outline. polygon改成boardoutlin就是用4楼说的,在
draw mode下,将dxf之outline (polyline)预先组合成polygon,
然后选中polygon, 修改其property,将其属性改成boardoutline.
Route Boarder 是在boardoutline基础上复制,并同时,内缩一定距离.
我會讓M.E.出*.emn格式的機構圖, import進PCB後會自動生成Board_outline.& 而且還有其他好處.
這樣也許最簡單.
----------------------------------------------------------------------------------------------
问：Expedition PCB规则设定的问题第一：Expedition PCB中如何设置间距规则才能允许同一网络的焊盘靠在一起，不同网络的焊盘则保持一定距离？我试着将net class设为all、default等的组合均达不到满意的效果。
第二：如果一条网络不同的线宽要求，比如大电流的采样电阻，大电流处线应宽，而变成电压信号送入ic的线就可以用较细的线，这种情况下如何设置线宽规则？
第三：Expedition PCB的线宽规则和间距规则的设定都必须用net class，而且每个网络只能属于一个net class，这样的话很不方便。比如同样属于高压的net class，但他们的电流不一样，有的电流很大，应属于线较宽的net class，而有的电流小，属于线较细的net class，那如何定义net class，设置规则呢？
答：第一個問題, 我不是很懂你的意思. 姑且猜一下.
&&&&&&& 如果你想把分屬兩個器件的同一Net的Pad靠在一起, 那麼這兩個器件的PlacementOutline勢必已經重疊了. 在Expedition中, 器件擺放的clearance從”Setup”à”Net Classes and Clearances”的設置表格中可以看出, 是指”PlacementOutline to PlacementOutline”, 這個值最小為”0”. 你想Pad靠在一起, 器件封裝就要造的比較特殊, SMT時也會有麻煩.
&&&&&&& 整塊板子的”PlacementOutline to PlacementOutline”是統一的, 如果你想做到相同網絡Pad的clearance與不同網絡Pad的clearance不同, 那只有採用’二次設置’的方法了.
第二,三這兩個問題我覺得是一個問題, 都是想在同一根線上走出不同的線寬. 我碰到這種情況都是採用”Change Width”的方法, 只靠規則設置好像沒法解決. 如果有哪位高人有辦法靠設置規則來搞定, 我也很想學習學習.
第一：我得PlacementOutline to PlacementOutline设为0，两个器件的PlacementOutline还没靠在一起，由于焊盘之间的间距小于设定值，所以它自动将另一个器件推开，可是靠近的两个焊盘确属于同一个网络啊！见下图&&&& 而且即使关闭drc强制放下，布线也布不了。 第三个问题和第二个不太一样，主要是如何分配net。现在我能想到的方法只能是这样（比如电压只区分高压和低压，电流只区分大电流和小电流，而实际情况可能要分更多种）：高压大电流的net分配到一个net class A，高压小电流的net分配到net class B， 低压大电流的net分配到一个net class C，低压小电流的net分配到一个net class D。 然后在设置线宽的时候将A、C设的宽，而将B、D设的较窄；在设置间距的时候将A、B设的远，而将C、D设的较近。这样设置起来很繁琐，所以想请教有无快捷的方法？
isc94002“整塊板子的”PlacementOutline to PlacementOutline”是統一的, 如果你想做到相同網絡Pad的clearance與不同網絡Pad的clearance不同, 那只有採用’二次設置’的方法了.”
问：对，就是相同網絡Pad的clearance與不同網絡Pad的clearance不同。我感觉这是一个很正常的要求啊。比入一条网络A与地之间的电压达1000V，那他的焊盘与接地的焊盘的clearance应设的很大，而如果两个焊盘均接在网络A上，那他们之间的电压差为0（不计导线的压降），那就可以靠的很近，即使连在一起又如何呢？我就是不知道如何设置才能这样。（当然是在没有违反PlacementOutline to PlacementOutline的情况下）
还有，你说的用’二次設置’是什么意思？
答：是. Pad間距設置後, 不會再考慮是否同一Net的問題, 也就是說, DRC可不管你是否是同一網絡, 它只看間距符合不符合設置的值.
我曾做過Pad最小間距3mil(邊到邊), 這個好像是板廠的極限了, 再小就會有工藝的問題有良率的問題, SMT時問題更大.
不過剛才我試了一下, 我把DRC關掉, 把pad-pad設為'0', 同網絡pad擺近至不到1mil, 可以布線. 我以往都是這樣設置, 我記得最多的一塊板子上, 我設了11種Net Class. 除非你的那兩個靠的很近的焊盤是手焊件, 而且焊盤較大, 否則一定有問題.
'二次設置'的意思有點像攝影中的'二次曝光', 就是指先設置一個值, 畫一批線, 再設一個值, 再畫一批線. 若非迫不得已, 不建議使用此方法, DRC時會比較麻煩.
问：你想，比入一条网络A与地之间的电压达1000V，那他的焊盘与接地的焊盘的clearance应设的很大，比如是80th，而如果两个焊盘均接在网络A上，那他们之间的电压差为0（不计导线的压降），那就可以靠的很近，即使连在一起又如何呢？（不考虑工艺方面的问题）如果不是这样，两个同样是接在网络A的焊盘的间距也要求是80th的话，那会浪费很多空间的，这怎么是合理的呢？好像没有别的软件是这样的。
答：不好意思. 我從入行到現在, 一直做的是手持式消費類電子產品, 電壓都很低, 所以不會有你這樣的情況.
仔細想想, 你說的有道理.
要像你說的設置不同的間距可以做到, 但的確比較麻煩. 我也不知道有沒有簡單的設置方法.
问：那复杂的办法是如何做呢？就是你用说的‘二次设置”吗？不过我觉得应该有别的办法，其它软件没发现有这问题。Expedition PCB这么有名的一个软件不会不考虑这种情况。即使是电压较低，不同网络间的焊盘也需要保持距离，比如20th，那你没遇到过需要将同一网络的焊盘的间距缩短到10th甚至相连的情况吗？
答：我做的都是面積很小的多層板, 手機, PDA, 數碼相機, GPS等一般都是這種板子, 在這種板子中一般不去考慮Pad-Pad的間距, 因為在建封裝時,我們已將安全間距畫在PlacementOutline中, 所以當Placement時, 只要注意PlacementOutline-PlacementOutline的設置值就OK了. 我一般設置Pad-Pad&6mil, 相連則是絕對不允許的, 原因我已說過多次. 設置不同Pad間距的方法如下.
假設, 現在有"a"和"b"兩個NetName.
1.& 在"Setup -& Net Classes and Clearances...."中增加兩個新的NetClass"A"和"B", 並設置相對應的線寬和孔.
2.& 在"Setup -& Net Properties...."中設置"a"的NetClass為"A", "b"的NetClass為"B".
3.& 在"Setup -& Net Classes and Clearances.... -&Clearances -&Clearance rules for NetClasses"中增加一個新的rule"A-B". 在這裡你可以設置你想要的Pad-Pad間距.
4.& 在"Setup -& Net Classes and Clearances.... -&Clearances -&NetClass to NetClass Rules"中增加一個新的rule, NetClass"A" to NetClass"B" 的 Rule為"A-B".
我觉得关于同一网络焊盘的clearance和不同网络焊盘clearance设置不同,这是
可以考虑的要求,不过,着要向mentor公司提出建议了,就象在铺铜时不能象
boardstation一样area fill 可以按照区域不同设置,却只能在plane processor中
对某一层用同一种铺铜方式一样.
----------------------------------------------------------------------------------------------
问：dxdesigner 的设置问题？我的dxdesigner是用滚轮进行放大缩小，我希望把滚轮改成画面的上下移动，那个高人知道呀？请指点一二。
答：用滚轮缩放多舒服啊！为什么不用呢？如果你实在不想用，按低人的方法看看行不行，在design configurations里的Expedition PCB下，将zoom style设为disable试试！
----------------------------------------------------------------------------------------------
问：DXDESIGNER 的困惑各位同行,DXDESIGNER使用时, Forward Annotation到EXPEDITION.可是出现带有警告的成功转换到EXPEDITION,找到 Forward Annotation 的FILE VIEW,出现的如下列错误,怎么可能那,我那些属性应该是没有问题的,一个做法的,但是我在另个项目中,就可以,怎么办,大家有什么好的建议,让我如何避免吗.他的这些要求,我都做了,可是他还是问我要,dxdesigner的属性我都对应了.看看各位以前是如何搞定他们的,这个情况困扰我好长时间了..
下列是一个器件的信息.
Part Numb: VOLTREG -& Vend Part: VOLTREG
INFO:& Part "AT89S52" was not found in Central Library - Using local library.
INFO: Cell AT89S52 is not in Central Library - Using local library.
&& PDB Warning:& Missing cell or cell pin data. &&&&& Top Cell with cell name 7805 will not be used for Part &&&&& Number VOLTREG.& When cell problems have been fixed, please &&&&& run DataBase Load if you wish to make use of this cell.
&&&& WARNING:& Cell 7805 could not be found in the CellDB for &&&&& Part Number VOLTREG.
答：作了Pin Mapping了吗？sym和cell的pin对应的对吗？
----------------------------------------------------------------------------------------------
问：dxdesigner 的block is readonly我在用dxdesigner 建符号库的时候，修改proprerity, 选择图纸大小为z, 发现不能保存，dxdesigner 报错说“block is readonly".
who konw it?
答：你可能同时打开了好几张图，你只打开你需要修改的那张再试试
----------------------------------------------------------------------------------------------
问：1.WG中如何铺不规则铺铜....
2.WG中如何加跳线...加跳线那个工具是灰的...
3.WG..如何利用原理图来布局...怎么交互功能,还比不上PADS....(应该是我不会用)
答：1.draw mode下，从properties对话框的type下选择plane shape；或者在route-&planes-&place plane shape。
2.如果你的局部pdb库中没有跳线，则在局部pdb库做跳线或者用setup-&Library Services从中心库中导入到局部库。 现在在Editor Control的Jumpers页应该能看到有可用的跳线了，在这里设置，选择可用的跳线吧， 其它设置你看一下就应该明白了。 3.PLACE PARTS AND CELLS-----SCHEMATIC CROSS PROBE&& (ATTACH SELECTDE PARTS TO CURSOR)
----------------------------------------------------------------------------------------------
问：WG...如何让所有元件一次性放在板上
答：把元件全放在板框的边上用pr -dist *命令。
第二个问题，你选择上面的第一项，这样在SCH中选择你所要的一个部分后，pcb中相应的器件会全部选中（当然你得在setup-&cross probe-&setup中设置好，上次忘了说了），然后按f2移动吧。
----------------------------------------------------------------------------------------------
问：求助]怎么删除DX中新建立的原理图
答：删除用tools-&delete sheet，不过删除或添加不会立即反映到ProjectNavigator Tree中的，你用save check保存一下才会反映出来
----------------------------------------------------------------------------------------------
用expedition 做完了一块6层板，布线的时候没有和PCB生产商确认加工精度，所以在BGA的Fanout里使用了 16mil/Drill 10 过孔。 现在PCB布线都已做完了，送出去加工的时候，PCB生产商要求将所有 16mil/Drill 10 的过孔改成 16mil/Drill 8 的。
答：可以一次性改：选中bga里所有的孔，在Edit--Modfiy--Padstack Processing中的Padstacks项改就可以了。
----------------------------------------------------------------------------------------------
我在用 Library Manager 创建器件库的时候遇到一个问题， 就是如何 创建包含多个符号(Symbol)的器件(Part)？ 比如说，我有个器件，管脚太多，如果放在一个 symbol 里的话，太大了。所以我就分成几个部分， 分别建立symbol. 然后在创建 part 的时候，每次导入symbol 时，他都默认选择一个symbol.
设置好 HETERO 属性就OK了。 比如，一个器件中包含了两个符号: sym_a, sym_b。在建立 sym_a 和 sym_b 的过程中，两者的属性都设为： PARTS=1， HETERO=sym_a,sym_b。 然后在 Part Editor中，导入这两个符号，检查Pin Mapping即可。
另外说一下，上面的方法是在 Mentor Graphic 的帮助文档里找到的。 在帮助文档里查询 split 可以找到。
----------------------------------------------------------------------------------------------
在CES初次配置后，弹出一个对话框，提示出现一个error，具体信息在一个log文件里，我打开log文件，发现error是
Error 5855: Oat settings in viewdraw.ini and pcb configuration files are inconsistent.
说viewdraw.ini这个里面的设定和PCB的配置文件不一致，我都是按照周景润那本书一步一步来的，不知道为什么会出现这种问题，请高手解答一下，感激不尽！！！！！
原来是expedition.cfg配置文件默认是关闭OATs选项的，但是viewdraw.ini 里却是打开的，所以我修改了expedition.cfg里面的DoOats no|[yes]改为
DoOats yes|[no]，这样再进CES就成功了，郁闷啊，一晚上就浪费在这个鸟问题上，日
请后来者借鉴啊
----------------------------------------------------------------------------------------------
由于工作需要，用wg2005做一个设计，在expedition pcb中set up--constraints中设置了net properties 以及net classes and clearences等，但是现在一存盘就提示constraint synchronization failed ，constraints have not been updated in design capture。（见图一）不知道为什么，去design capture看一下，project--〉settings--〉deign中的use ces for constraint entry是灰色的，不可操作（见图二），不知道我哪里设置不对，请大家多多帮忙！在此先谢了！
进系统将CES删掉
再启用CES就可以了
喜欢该文的人也喜欢