如何将8mhz是多少hz的时钟分出3mhz的50%占空比的时钟

来源：蜘蛛抓取(WebSpider) 时间：2017-08-08 06:02 标签： 2.8mhz
系统时钟为4mhz利用最简单的方法实现一个占空比1 1的12k脉冲信号
此题怎么解答？请教高手！
10-01-01 &匿名提问
开关电源一般随输出功率变化其占空比可以调整，功率越大占空比越大。在数字电路中信号、时钟用50%占空比，其它控制信号，尤其从外面输入的信号，可能有各种占空比，一般满足最小占空比就可以正常工作。
请登录后再发表评论!用于SOC或块级时钟的可配置分频器
Prateek Gupta, Priyanka Garg
打开微信“扫一扫”，打开网页后点击屏幕右上角分享按钮
1.扫描左侧二维码
2.点击右上角的分享按钮
3.选择分享给朋友
基于多路选择器的分频器基于多路选择器的分频器的实现如下所示，随附进行三分频时的波形样本。基于多路选择器的分频器让时钟流经2:1多路选择器的选择引脚。多路选择器数据引脚的使能值随着输入时钟切换，使得多路选择器输出产生的逻辑正是所需的时钟输出。这类实施需要一个重要的条件。在多路选择器的数据输入端，需要添加额外的时钟门控检查，确保时钟分频器电路正常工作。下面的波形中显示了时序检查。图6：基于多路选择器的分频器。以下波形在对输入时钟进行三分频时生成。图7：3分频波形。图8：时序检查。时序检查1是从时钟上升沿到时钟下降沿的半周期设置检查，因此如果输入时钟被锁定在极高的频率，这项检查将至关重要（例如为最大程度地减少抖动，将锁相环输出锁定在极高的频率。）RTL复杂性低，通常由设计人员选择是否采用50％占空比的时钟分频器。优势：* 50％占空比的整数分频和不具有50％占空比的分数分频* 所有生成的时钟采用单源引脚（多路选择器输出）。局限性：* 需要部署额外的时钟门控检查，时序变得至关重要。可配置的基于多路选择器的分频器作为分数时钟分频器使用可配置的分数时钟分频器或FCD是基于多路选择器的分频器中一个重要类别。分数时钟分频器的重要特征包括：* 这些分频器是异步分频器，分频器的时钟输出与设计中生成的其他时钟异步。* 这些分频器不具有50％的占空比。* 输出时钟的最大频率（fmax）（f /分频系数）四舍五入到.5或0* 输出时钟的最小频率（fmin）（f/分频系数）四舍五入到.5或0所需的输出频率实际上是许多输入时钟周期中输出时钟的平均频率。
?? ??????3?????
您的昵称：
美国的游客
(您将以游客身份发表，请 | )
分频器是什么?
分频器,分频器是什么? 通过电子工程专辑网站专业编辑提供分频器的最新相关信息,掌握最新的分频器的最新行业动态资讯、技术文萃、电子资料,帮助电子工程师自我提升的电子技术平台.
动态功耗是什么?
动态功耗,动态功耗是什么? 通过电子工程专辑网站专业编辑提供动态功耗的最新相关信息,掌握最新的动态功耗的最新行业动态资讯、技术文萃、电子资料,帮助电子工程师自我提升的电子技术平台.
时钟是什么?
时钟,时钟是什么? 通过电子工程专辑网站专业编辑提供时钟的最新相关信息,掌握最新的时钟的最新行业动态资讯、技术文萃、电子资料,帮助电子工程师自我提升的电子技术平台.
新添订阅功能，提供全面快捷的资讯服务！
关注电子工程专辑微信
扫描以下二维码或添加微信号“eet-china”
访问电子工程专辑手机网站
随时把握电子产业动态，请扫描以下二维码
5G网络在提供1Gbps至10Gbps吞吐量方面具有很好的前途， 并且功耗要求比今天的网络和手机都要低，同时还能为关键应用提供严格的延时性能。本期封面故事将会与您分享5G的关键技术发展，以及在4G网络上有怎样的进步。
新版社区已上线，旧版论坛、博客将停用
1、为防数据丢失，旧版论坛、博客不再接受发帖；
2、老用户只需重设密码，即可直接登录新平台；
3、新版博客将于8月底完美归来，敬请期待；
4、全新论坛、问答，体验升级、手机阅读更方便。
推荐到论坛，赢取4积分页面已拦截
无锡网警提示您：
该网址被大量用户举报，可能含有恶意信息。LMK04816 具有双环 PLL 的三输入低噪声时钟抖动消除器 | 德州仪器
(正在供货)
具有双环 PLL 的三输入低噪声时钟抖动消除器
In English
日本語表示
相关终端应用
LMK04816 器件是业界性能最为优异的时钟调节器，具备出色的时钟抖动消除、生成和分配等高级功能， 能够充分满足新一代系统要求。双环PLLATINUM 架构采用低噪声VCXO 模块可实现111fs 的RMS 抖动 （12kHz 至20MHz）或采用低成本外部晶振及变容二极管实现低 于200fs 的RMS 抖动（12kHz 至20MHz）。
双环路架构由两个高性能锁相环(PLL)、一个低噪声晶体振荡器电路以及一个高性能压控振荡器(VCO) 构 成。第一个PLL (PLL1) 具有低噪声抖动消除器功能，而第二个PLL (PLL2) 执行时钟生成。PLL1 可配置为 与外部VCXO 模块配合使用，或与具有外部可调晶体和变容二极管的集成式晶体振荡器配合使用。用于很窄 的环路带宽时，PLL1 使用VCXO 模块或可调晶体的优异近端相位噪声（偏移低于50kHz）清理输入时 钟。PLL1 的输出将用作PLL2 的清理输入参考，以锁定集成式VCO。可对PLL2 的环路带宽进行优化以清 理远端相位噪声（偏移高于50 kHz），集成式VCO优于VCXO 模块或PLL1 中使用的可调晶体。
超低均方根(RMS) 抖动性能 100fs RMS 抖动（12kHz 至20MHz） 123fs RMS 抖动（100Hz 至20MHz） 双环PLLATINUM&锁相环(PLL) 架构 PLL1 集成低噪声晶体振荡器电路 输入时钟丢失时采用保持模式 自动或手动触发/恢复 PLL2 标准化1Hz (PLL) 噪底为 –227dBc/Hz 相位检测器速率最高可达155MHz OSCin 倍频器 集成低噪声压控振荡器(VCO) VCO 频率范围为2370MHz 至2600MHz 三个具有LOS 的冗余输入时钟 自动和手动切换模式 50% 占空比输出分配，1 至1045（偶数和奇数） 低电压正射极耦合逻辑(LVPECL)，低压差分信令 (LVDS) 或低电压互补金属氧化物半导体 (LVCMOS) 可编程输出 固定或可动态调节的精密数字延迟 模拟延迟控制（步长为25ps），最高可达575ps 1/2 时钟分配周期分步数字延迟，最高可达522 个 步长 13 路差分输出；最高可达26 路单端输出 多达5 个VCXO 和晶体缓冲输出 高达2600MHz 的时钟速率 0 延迟模式 加电时3 个缺省时钟输出 多模式：双PLL、单PLL 和时钟分配 工业温度范围：–40&C 至+85&C 3.15V 至3.45V 工作电压 封装：64 引脚超薄型四方扁平无引线(WQFN) (9.0mm & 9.0mm & 0.8 mm)
查看更多内容
Number of Outputs
Output Level
Output Frequency
Output Frequency
Number of Inputs
Input Level
RMS Jitter
VCO Frequency
VCO Frequency
Supply Voltage
Supply Voltage
Special Features
Operating Temperature Range
Pin/Package
LVCMOS LVDS LVPECL&
LVCMOS LVDS LVPECL&
Holdover mode Int. xtal oscillator Manual/auto switch SPI uWire&
-40 to 85&
特色工具和软件
(模拟模型)
(评估模块和开发板)
(应用软件与框架)

我要回帖

更多关于 2.8mhz 的文章

 

随机推荐