君，已阅读到文档的结尾了呢~~ pspice_example，R C 扫扫二维码，随身浏览文档 手机或平板扫扫即可继续访问 pspice_example 举报该文档为侵权文档。 举报该文档含有违规或不良信息。 反馈该文档无法正常浏览。 举报该文档为重复文档。 推荐理由： 将文档分享至： 分享完整地址 文档地址： 粘贴到BBS或博客 flash地址： 支持嵌入FLASH地址的网站使用 html代码： &embed src='/DocinViewer-4.swf' width='100%' height='600' type=application/x-shockwave-flash ALLOWFULLSCREEN='true' ALLOWSCRIPTACCESS='always'&&/embed& 450px*300px480px*400px650px*490px 支持嵌入HTML代码的网站使用 您的内容已经提交成功 您所提交的内容需要审核后才能发布，请您等待！ 3秒自动关闭窗口当前位置： >> OrCAD,PSPICE仿真讲义初稿 操作指南前言OrCAD 是计算机辅助设计软件，共有四部分内容。 1．Capture CIS 电路原理图设计软件 2．Pspice A/D 数/模 混合模拟软件 3．Express Pluse COLD/FPGA 设计软件 4．Layout Pluse PCB 设计软件 我们使用前两部分进行电子线路的仿真分析。一．Capture
1．建立电路图 Capture 是本系统的前端模块，用于输 入电路图。 首 先 由 开 始 菜 单 选 择 程 序 /OrCAD Release 9.1/Capture CIS,进入 OrCAD, 在由 File/New//Project 进入 New Project 对话框， 如图 1.1~1.2 所示。 在图 1.1 中，建立新文件，选择 New, 图 1.1 由开始进入 OrCAD 打 开已 有文 件进 行修 改或 再分 析， 选择 Open。在下一级对话框中，建立仿真分析对象文件选择 Project。 在图 1.2 中，有三个项目，Name 栏输入 此次建立的文件名，Greate a New Project Using 栏有四个单选项，要进行模拟或数模 混合电路仿真分析选第一项，其余三项顺序 为 PCB 板、CPLD/FPGA、绘图（不能用于 仿真分析） 。 Location 栏输入欲存放本次建立文件的 路径，可直接输入或点击 Browse 选择。 点击 OK 后出现图１.3。 图 1.3 是建立本项目需要使用的器件库， 右侧已有的四个库文件为通常需要使用的。图 1.2 New Project 对话框1其中： analog.olb 中包含模拟电路中的各种无源器件（电阻、电感、电容等） ； source.olb 中含有可用于 Pspice 分析的各种电压源和电流源。 sourstm.olb 存放用于编制激励 信号源的符号。 Spicial.olb 中包含的是在进行 电路分析时要进行某些特殊处理所 需要的符号。 一些器件是以公司名作为器件 库 文 件 名 ， 如 motoramp.olb 为 motorora 公司生产的运算放大器。 对于设计中需要的其它器件均 图 1.3 器件库选择对话框 要从左侧选中相应的库文件添加到 右侧中。 根据设计需要从左 侧点击库文件名， 在点击 ADD 按键将其加入到右 侧栏中。 也可以从右侧点 击不需要的库文件 Remove。 点击完成按键后， 进 入 Capture 工作区， 见图 １.4。 在 Capture 区中有五 个窗口： 1．项目管理窗口(文件 名.opj)， 用于对各种文件 及数据进行分类管理， 参 见附录。 图 1.4 OrCAD 编辑框 2．电路图编辑窗口 (SCHEMATIC PAGE1), 点 击 项 目管理器中的 page 页就可出现该 窗口。用于编辑电路图。 3．运行信息记录文件（Session Log） ，记录器件清单、错误信息 等。 4．Browse 窗口，参见图 1.5,在 项目管理器中选中一页 page，再 在其菜单中点击 edit/browse,在 browse 列表中选择任意项，都可 得到该项的信息列表。 图 1.525．原器件符号图形编辑窗口，在页面编辑窗口中选择任意原器件符号， 使其处于选中状态， 再选择菜单 edit/part 即可得到此窗口。 在我们的操作中，建立使用的器件库后即进入页面编辑窗口。点击图中工具栏的项目 即可进行工作。 符号是器件库（包含激励源等） ，点 击出现器件选择框，见图 1.6。 Librarit 栏是器件库文件列表 Part 栏下方是器件列表。 Part 栏是器件栏，选中的器件将出现在符 号框中。 OK 确认。即可将器件置于编辑页面中。 Cancel 取消。 Add Library 增加器件库。 Remove Library 删除器件库。 Part Search 搜索器件。图 1.6连线，将选择的元器件连接成电路 图。如图 1.7 所示。图 1.732．绘制图 1.7 的滤波器电路图 在图 1.6 中点击按键 Add Library 出现图 1.6-1 对 话框，选择 motoramp 加入 图 1.6 的器件库列表中。 从器件列表中选择运 算放大器 Lm324 置入图 1.4 的编辑框中,再点右键选 end more,即将该器件置入 图中。 选择 analog 器件库， 将电阻、电容置入编辑图 中，点击器件的参数值 出 现 图 1.6-2 对 话 框 , 在 value 栏键入器件值。 从工具栏点击 PWR 出现激励源 符号库,其中 capstm 只是一个符号， 对于相同的名称在电学上是相连的。 Souse 源是实际的源，可赋予相应的 电压值。 选择 capstm 激励源器件符号库, 将 Vcc 置入编辑图中。 在空白处， 一 般在下方用 souse 源建一小电路赋予 对应激励源符号以电压值。如图 1.7 所示。 该 souse 源要从 符号进入图 1.6-1图 1.6-2对话框选择。 建立输入信号激励源，一般从 souse 源中选择。常用的源如下表所示。符号名称 VDC VAC VPLUSE VPWL VSIN VSFFM VEXPV3 0Vdc 1Vac 0Vdc VACDC(直流分析) 设置直流电压 设置直流电压 设置直流电压 设置直流电压 设置直流电压 设置直流电压 设置直流电压V4 V1 = V2 = TD = TR = TF = PW = PER = V5在电路特性分析中的作用 AC(交流分析) TRAN(瞬态分析) 设置交流信号振幅 设置交流信号振幅 设置交流信号振幅 设置交流信号振幅 设置交流信号振幅 设置交流信号振幅V6 VOFF = VAMPL = FREQ = VPLUSE VPWL VSIN V7设置脉冲信号波形 设置分段线性信号波形 设置调幅信号波形 设置调频信号波形 设置指数信号波形V1 = V2 = TD1 = TC1 = TD2 = TC2 = V8 VOFF = VAMPL = FC = MOD = FM = V9VDCVEXPVSFFM图 1.6-3souse 库中几种常用激励源符号对于各种波形的设置请参阅有关参考书。4选择 VSIN 激励源进行时域（瞬态）分析,设置参数如下： Voff―直流、Vampl―幅度、FREQ―频率。 选择 VAC 激励源进行频域分析，设置参数如下： Vac―交流电压幅值、Vdc―直流。 * 进行频域分析也可以选择上表中的各瞬态源或自编辑的源。但一定要设置 AC 选项 的电压值。 对于本例的低通滤波器参数值均按图 1.7 选择。二．Pspice 仿真分析1．Pspice 简介 在图 1.7 的菜单栏中选择 Pspice/New 出现 图 2.1 对话框，建立仿真分析类型文件，name 栏输入文件名，Inherit From 栏如果是建立新的 分析文件选择 none,若在已有文件基础上改变， 从下拉菜单中选择。 图 2.2 是仿真分析设置框， General Analysis 页中 Analysis type 栏设置基本分析类型，有四 个选项： Time Domain 瞬态响应（时域特性） ， 图 2.1 DC Sweep 直流扫描（直流特性） AC Sweep/Noise 交流扫描 （频域/噪声特性） Bias Point 直流工作点分析 在 Option 栏中对应 Analysis 栏的每一 项都有进一步的选项。其中 General settins 为基本选项是必选的，其它为任选项，根据 分析的需要进行选择。 右侧的选项是对应左侧的选项设置的。 Time Domain ： Run to 结束的时间； Start Saving Data 起始时间； Maximum step 步长； 图 2.2 DC Sweep ： 扫描参数选项分别为电压源、电流源、全局参数、模型参数、温度参数。 扫描类型选项中： Linear 自变量线性取点：起始、结束、增量； Logarithmi/Decade 自变量对数取点：起始、结束、每个数量级取点数； Logarithmi/Octave 自变量对数取点：起始、结束、每倍数取点数； Value List ：自变量取值列表。 AC Sweep： ： 扫描类型选项定义同 DC Sweep；5Noise analyses 噪声分析： Output 输出节点、I/V 等效噪声源位置、Interval 输出结果间隔。 噪声分析是计算电路各部分在各点频上的噪声等效为输入噪声源位置上的输入噪声。 以此计算出等效输出噪声，结果以文件的形式输出。可在输出文件中查到。 Bias Point: 在分析偏置时，Pspice 将电路中的电容开路电感短路，对各信号源取其直流电平值， 用迭代法计算电路的直流偏置状态。 在 Analysis type 栏中选中 bias Point,Options 栏中选中 Save Bias Point,Output file options 栏选中 Include detailed bias point information for nonlnear controlled sources and semiconductor, 就可以进行偏置（直流工作点）分析了。Perform Sensitivity analysis 用于直流灵敏度分析， Calculate small-signal DC gain 用于计算直流传输特性分析。 点击 符号即可运行文件，相应的结果保存在输出文件*.out 或图形显示文件 Prob 中。2．进行时域分析 在图 2.2 中 Analysis 栏选择 Time Domai ，Run to―100ms、Start saving data C0s、 Muximum step―100us， 确定后点击1.0V符号运行分析程序。 Prob 模块将显示如下分析结果：0V-1.0V 0s V(VOUT) 20ms V(IN1) 40ms Time 60ms 80ms 100ms图 2.3 3．进行频域分析 在图 2.2 中 Analysis 栏选 AC Sweep/Noise, AC Sweep Type 栏中 Start―1k、end―10khz、 Point/Decate―10(每倍频分析 10 个点)，确定后点击 显示如下分析结果：1. 0V (5 9.21 8,70 7.83符号运行分析程序。 Prob 模块将0. 5V0V 1. 0H V( VOUTV( IN110 Hz10 0H Fr eque nc1. 0KH10 KH图 2.464． 进行参数分析 参数分析是分析 器件参数变化对电路 性能的影响， 首先要将 待分析的器件设为参 变量，亦即全局变量。 设置全局变量 设置 c1、c2 为参 变量， 使之按一定规律 变化， 分析其对电路性 能的影响。 点击 c1 参数值将其改 为 ”{Rval}”, 由 器 件 库 中 电 中 Special 库 文 件， 选择 Param 置于编 辑框中空白处。如图 图 2.5 2.5 所示。 双击 param 出现其属性框如图 2.6,点击 new 按键， 出现增加属性对话框， 在框中输 入 Rval,注意此处不要“{}”，属性框中将增加新的属性 Rval,在其下输入 c1 的常规值， 在进行其它分析时，c1 取此值。C2 与 C1 同样变化，因此同样处理。 设置参数分析 由菜单栏 Pspice/edit simulation profile 进入设 置对话框， 选择 AC 分析 后在 Option 选项中选择 parametric,如图 2.7 设全 图 2.6 局变量 Global 为 rval,以 及 rval 的 变 化 范 围 从 0.01uf~0.1uf，电容值每增加 10 倍计算五个点，运行 符号开始参数扫描。参见图 2.8。 图中可见电容值在 0.01uf 处有一根曲线，当其 值增加 10 倍到 0.1uf 时，有 五根频率扫描线。随着时间 常数的增加，高半功率点在 向频率低端的移动。图 2.771.0V0.5V0V 1.0Hz10Hz V(VOUT)100Hz V(IN1) Frequency1.0KHz10KHz图 2.8三． Prob 显示模块Prob 模块显示窗模拟示波器的显示效果,同时可对图形进行适当的分析。工具栏 显示屏信息窗状态窗8在显示窗上 增加图形。点击 后出现下面对话 框： 左边栏目选择要 显示波形的节点 处。右边栏目可 选择计算公式。 下边栏目列表达 式。点击 OK 按 键后，对应节点 表达式的波形将 显示在屏幕上。 用这种办法可得到更多的显示信息。比如可用输入电压比输入电流得到输入阻抗。 傅立叶变换，进行时域分析后选此按键可进行傅立叶变换，结果以频谱显示在屏幕上。 文本标签，在屏幕上设置文本标签。 测试点坐标，测试任意点的坐标。 标注座标值。 *点击菜单栏的 window/copy to clipboard 可将屏幕显示的图形放入剪贴版，粘贴到 word 文 档中。四． *.out 文件1．关于输出文件 ．电路模拟分析以后，结果存放在相应的文件中 与波形曲线有关的计算结果以二进制的形式存放在.dat 文件中， 然后调用波形显示 模块 Prob 分析模拟结果。 与数字有关的计算结果以 ASCII 码形式存放在.out 文件中。2．输出文件中存放的基本内容 ．有六类内容存放在.out 文件中。 电路描述。9电路拓扑连接关系 模拟分析要求及设定的分析参数 电路器件引出端及结点名 涉及的元器件模型参数列表。 与不同的电路特性有关的结果。 直流工作点产生的偏置解 直流传输特性分析、直流灵敏度分析、噪声分析、傅立叶分析结果。 AC 分析工作点计算结果、瞬态特性分析的初始解。 根据用户设置将一些分析结果存入该文件中。 模拟过程中产生的出错与警告信息。 电路元器件清单、模拟分析中采用的任选项设置、模拟分析中耗用 CPU 时间等统 计信息。3．输出文件的查阅 ．有两种查阅方法： 在 PSpice 菜单中执行 View Output File 子命令。 在 PSpice 窗口中选择执行 View 主命令下的 Output File 子命令。五． 附录１． Pspice 支持的元器件类型及字母代号字母代号 B C D E F G H I J K L M 元器件类别 GaAs 场效应晶体管 电容 二极管 受电压控制的电压源 受电流控制的电流源 受电压控制的电流源 受电流控制的电压源 独立电流源 结刑场效应晶体管 互感（磁心） 、传感线耦合 电感 MOS 场效应晶体管（MOSFET） 字母代号 N O Q R S T U U STIM V W X Z 元器件类别 数字输入＊ 数字输出＊ 双极晶体管 电阻 电压控制开关 传输线 数字电路单元 数字电路激励信号源 独立电压源 电流控制开关 单元子电路调用 绝缘栅双极晶体管（IGBT）10２．Pspice 分析的电路特性类别 直流特性 电路特性 直流工作点（Bias Point Detail） 直流灵敏度（DC Sensitivity） 直流传输特性（TF:Transfer Function） 直流特性扫描（DC Sweep） 交流小信号频率特性（AC Sweep） 噪声特性（Noise） 瞬态响应（Transient Analysis） 傅立叶分析（Fourier Analysis） 温度特性（Temperature Analysis） 参数扫描（Parametrac Analysis） 蒙托咯诺分析（MC:Mont Carlo） 最坏情况分析（WC:Wost Case） 逻辑模拟（Digital Simulation） 数／模混合模拟（Mixed A/D Sinulation） 最坏情况时域分析（Worst-case timing Analysis）交流特性 瞬态特性 参数扫描 统计分析 逻辑模拟3.Pspice A/D 中采用的比例因子符号 F P N U MIL M K MEG G T 比例因子 10-15 10-12 10-9 10-6 25.4*10-6 10-3 103 106 109 1012 名称 飞（femto） 皮（pico） 纳（nana） 微（micro） 密耳（mil） 毫（millin） 千（kilo） 兆（mega） 吉（giga） 太（tera）4.Pspice 分析中的运算符算术运算符 + * / ** 逻辑运算符 ~ | ^ & 关系运算符（在 IF 函数中） == 等于 != & &= & &= 不等于 大于 大于等于 小于 小于等于加或字符相连 减 乘 除 指数运算非 小 于 等 于 （NOT） 或（OR） 异或（XOR） 与（AND）115．AC 分析中的变量名标示符 ．AC 标示符 M DB P R I 含义 输出变量的振幅 输出变量的振幅分贝数 输出变量的相位 输出变量的实部 输出变量的虚部 示例 VM(CAP1:1):电容 CAP1 的１号引出端对地的交流电压振幅 IM(CAP1)通过电容:CAP1 的交流电流 VDB(R1)电阻 R1 两端交流电压振幅分贝数 IDB(R1)流过电阻 R1 的交流电流振幅分贝数 VP(R1)电阻 R1 两端交流电压相位 IP(R1)流过电阻 R1 的交流电流相位 VR(Q1:C)晶体管 Q1 集电极对地电压实部 IR(Q1:C) 晶体管 Q1 集电极对地电压虚部 VI(M2:D)M2 晶体管漏极对地电压虚部 II(M2:D) M2 晶体管漏极电流虚部12五．数字逻辑模拟的基本概念1． 关于逻辑模拟 ． 逻辑模拟是根据给定数字电路的拓扑关系、数字器件的逻辑功能及其延延迟特性进行 分析计算，得出电路的性能。 （1）电路的节点及分类 模拟节点：与节点相连的都是模拟器件 数字节点：与节点相连的都是数字器件 接口节点：与接点相连的有数字和模拟两类器件。 对于数字节点有六种状态如表 5.1： 表 5.1 数字节点的逻辑状态逻辑状态 0 1 R F X Z 包含内容 Low(低电平)、false(假)、no(否)、off(断) High(高电平)、true(真)、yes(是)、on(通) Rishing(0 到 1 的变化过程) * Falling(1 到 0 的变化过程) * 不确定 高阻*在低电平和高电平阈值电压范围 在逻辑模拟中，Pspice 计算每一个节点随时间的变化。在 Prob 中不同逻辑状态显示如下：p250 t 图 7-1图 5.1Prob 中不同逻辑状态的显示 （2）逻辑强度 逻辑强度分为 64 个级别，分别为 0~63，外加激励信号逻辑强度最强，高阻状态逻辑强 度最弱。不同的逻辑状态作用于同一节点时，节点状态由逻辑强度最强的决定。作用于同 一节点的几个不同信号若逻辑强度相同，结果为 X（不确定） 。 （3）传输延迟 不同的逻辑器件延迟时间各不相同，在数字电路特性库中给出最小、典型、最大三种 可选的延迟时间，可自行设定。 2．总线信号的绘制 绘制总线：点击工具栏绘制总线图标（Place bus） 长度的总线 。 , 在绘图页面适当位置放置需要13给总线命名： 用命名组件(Place net alias)给总线起名字， 格式为： 总线名称[m:n]。总线名称最后一位不要用数字，m 是低位总线，n 是高位总线，总线位数为|n-m|+1。 绘制总线引出线：点击工具栏总线引入线图标（Place bus entry）图标 置入 45 度角的总线引入线。 绘制互连线：点击工具栏互连线图标（Place wire） ，在引出线上连接一根互连线， ，在总线上用 place net alias 给该互连线起名字，按住 ctrl 键同时选中引入线和互连线并且拖动鼠标到 想放置另一根连线的位置点击鼠标后松开 ctrl 键。按 F4 键即可将该互连线按同样间隔置入 总线相应位置。连续点按 F4 键完成全部连线设置工作。将引线名字按序号每次递增 1 的顺 序排列即可。 3．激励信号源 （1）信号源类型与功能 在数字逻辑模拟中建立正确的信号源是很重要的内容，Pspice A/D 有四类十七种信号 源，三种设置方法。表 2 列出了各信号源的符号、功能及设置方法。 表 5.2 四类十七种信号源符号及功能时钟信号 一般信号 2 位总线信号 4 位总线信号 8 位总线信号 16 位总线信号 32 位总线信号 波形设置方法 DIGCLOCK Digclock STIMn STIM1 STIM1 STIM4 STIM8 STIM16 由元器件属性对话框直接修改相应 的参数 FILESTIMn FilesStim1 FilesStim1 FilesStim2 FilesStim4 FilesStim8 FilesStim16 FilesStim32 建立波形文件，在属性框 中设定文件及波形名 DIGSTIMn DigStim1 DigStim1 DigStim2 DigStim4 DigStim8 DigStim16 DigStim32 调用 StmED 模块编 辑波形（2）激励源符号及名称OFFTIME = .5uS DSTM7 ONTIME = .5uS CLK DELAY = 0 STARTVAL = 0 OPPVAL = 1 a.DigClock DSTM9 S16 DSTM8 F32 FILENAME = SIGNAME = b.Stimn c.FileStimn DSTM10 S32 Implementation = d.DigStimn图 5.2 激励源符号 其中 a、b 直接由属性框设置波形参数，c 由波形文件设置波形，d 由人机交互方式绘制波形。a、b、 c 符号在 source 库中，d 符号在 sourcstm 库中。Stimn 设置信号的位数最大位 16，Filestmn 和 Digstmn 设置 信号的位数最大为 32 位。六．时钟信号源 digclock从 source 库中取出符号 digclock 放置于 page 页中，双击出现属性设置框：图 6.1 时钟信号源属性框14其中： OFFTIME：在一个时钟周期内低电平持续时间。 DSTM1:1 ONTIME： 在一个时钟周期内高电平持续时间。 DELAY： 延迟时间。 0s 5us 10us Time STARTVAL：t=0 时信号初值，在延迟时间内均为 图 6.2 时钟信号波形 此值，缺省值为 0。 OPPVAL：时钟高电平状态，缺省值为 1。 以上为基本设置参数，也可参见图 2 直接点击符号上的参数项进行设置。 I/O_MODEL：激励信号的驱动强度，内容设置为 IO 模型名，缺省值为 IO_STM,是最高强 度，一般无须修改。 I/O_LEVEL：接口型节点的类型，一般采用缺省值，详细见数摸混合分析。 Reference：激励源名称，在电路中均以 DSTM 加序号命名，各源不会重名。不需修改。 Value：激励源性质，不需修改。 设置信号时，可在属性框中设置相应的属性，也可直接点击符号边上的文字设置相应 的波形属性。对于时钟信号通常只需设置高低电平持续时间即可。本例的设置及波形如图 6.1、6.2 所示。七．STIMn 类信号源STIMn 类信号可以用于设置总线信号。 1．设置总线信号的有关内容 （1）总线信号的时间表示方法 时间单位可用秒（s）或周期 (c)表示，周期用 TIMESTEP 设置，缺省值为 0，该值对 用秒表示的时间值没有影响。在表示时间的值后加 c 即以 TIMESTEP 的值为周期，否则以 秒为单位表示信号。例如： 0s：0 秒时刻152c：两个周期 在表示信号的时间时可采用绝对或相对模式。相对模式以“+”号表示。例如： 2s：2 秒时刻 +10us：2+10us 时刻 +2c：2+10us 时刻在加 2 个周期， （周期由 TIMESTEP 值确定） 。 （2）逻辑电平 信号在不同时刻的状态（逻辑电平）用 0、1、R、F、X、Z 表示，处于 0、1 状态的总 线信号电平值可用 2、 16 进制或混合进制的数表示， 8、 相对时间位置的逻辑电平值可用 INCR BY&电平值&或 DECR BY&电平值&表示。例如： 表示高阻状态的信号： 表示高阻状态的信号： 10us z 时间是 10us 时信号是高阻状态。 某时刻十六位总线信号电平值用不同进制表示如下： 某时刻十六位总线信号电平值用不同进制表示如下： 2 进制：1000 8 进制： 进制：3A24 用相对电平表示信号的逻辑电平： 用相对电平表示信号的逻辑电平： 5us INCR BY 01 时间为 5us 时，总线信号电平加 1 5us DECR BY 01 时间为 5us 时，总线信号电平减 1 （3）信号波形的循环表示 用语句 REPEAT、GOTO 表示信号波形的循环。REPEAT 的格式： 的格式： REPEAT &n& TIMES &不同时刻的波形描述& ENDREPEAT 其中：n 表示循环次数，n 取值为-1 或 FOREVER 表示无限循环。 GOTO 的格式： 的格式： LABEL=&Label 名& GOTO 循环的切入位置 &不同时刻的波形描述& &时间值&GOTO&Label 名&&循环要求& 在“时间值”时刻按循环要求 GOTO 到切入 位置“Label 名”处。 其中：循环要求表示形式如下： &n& TIMES UNTIL GT &逻辑电平值&16UNTIL GE &逻辑电平值& 大于等于 UNTIL LT &逻辑电平值& UNTIL LE &逻辑电平值& 小于等于 例子见下节。 2．STIMn 类信号的设置 在 souce 库中取出 STIMn 类信号源符号置于绘图页面中后设置其属性如下：图 7.1 STIMn 类信号源属性框其中： Refrerence：激励源名字，由系统自动添入。 Value：激励源类型，系统自动添入。 COMMAND1~COMMAND16：输入指令建立相应的激励源。 WIDTH：总线位数，其值为 Value 中 STIMn 中的 n 值，本例为 16。 FORMAT：说明在描述总线信号逻辑电平时采用哪几种进制，数字取值为 1（2 进制） 、 2（8 进制） 、4（16 进制） ，其数字之和应与 WIDTH 值相等。总线信号也可以同时用多种进 制表示。若 16 位总线及使用的进制如下： 0 0 111 010 ，不同位数使用的进制以下划线区分，从右到左的进制分别为 112244，对应的总线值位 007228。 TIMESTEP：使用周期 c 作为时间单位时，指定 c 所代表的时间单位值。 IO-MODEL：驱动能力强度，一般由系统设定。 DIG-PWR、DIG-GND、IO-LEVEL：与接口型节点有关，一般采用内定值，见混合模 拟。 例：产生一个 8 位总线信号，用 2 位 16 进制数表示。 WIDTH：8 总线宽度为 8 位 FORMAT：44 用 2 位 16 进制数表示总线值 TIMESTEP：10ns 信号周期 C=10ns COMMAND1：0S 00 初值为 0 COMMAND2：LSBEL=STARTLOOP 循环切入点 COMMAMD3：1C INCR 01 第一个周期信号值增 1 COMMAND4：2C GOTO STARTLOOP UNTIL GE AA 第二个周期返回切入点，循环 到总线信号为 AA 时结束。DSTM8 a[7:0]A0 A1 A2 A3 A4 A5 A6 A7Sa7a6a5a4a3a2a1a00s0.5us1.0us Time1.5us2.0us17图 7.3 STIM8(8 位)信号源输出波形图 7.2 STIMn 类信号源符号及连接线由图 7.2 可见,信号循环到 AA(1010)时停止，与设置的信号相同。如果要产生每周期总 线信号加 1 的无限循环变化的信号，可用 REPEAT 命令，设置结果及波形图如下： WIDTH ：8 A0 A1 FORMAT：44 A2 A3 TIMESTEP：10nS A4 A5 COMMAND1：0S 00 A6 A7 COMMAND2：REPEAT FOREVER 0s 0.5us 1.0us 1.5us 2.0us COMMAND3：+1C INCR BY 01 Time 图 7.4 无限循环的总线信 COMMAND4：ENDREPEAT八．FILESTIMn 激励信号源该类信号波形由一个以 STL 为扩展名的波形描述文件中的数据确定，在信号模型的属 性框中只需要指定波形文件名及其中要调用的信号名即可，激励源符号在 SOURCE 库中。 下面分别叙述。 1．波形文件 同一个波形文件可以设置多个不同的信号源，在同一个电路中可以有多个 FILESTIMn 类激励源调用同一个波形文件，指定使用其中不同或相同的信号源。 （1）建立波形文件： 在器件库的 source 库中选 FILESTIMn 激励源符号置于绘图页面中并使之处于选中状 态， 由下拉菜单 file\new\text file 建立文本编辑页面， 在该页面建立激励源的波形描述文件。 （2）文件格式： 波形描述文件由文件头和波形描述两部分组成： 文件头（ 文件头（HEADER） ） 在文件的开始部分，包含时间倍乘因子和信号名列表两部分内容。格式如下： TIMESCALE=&时间倍乘因子值& &信号名 1&，&信号名 2&，……，&信号名 n& OCT(&bit2 信号名&,……,&bit0 信号名&） 设定时间倍乘因子 设定信号名18HEX(&bit3 信号名&,……,&bit0 信号名&) 时间倍乘因子值：任选项，若有须单列一行，默认值为 1，波形描述部分的时间将为设 定值乘以此值。 一般信号名列表：用 2 进制描述信号波形，只列信号名即可。信号名间用“， ”号间隔， ： 最多可指定 255 个信号名，可分行列出，每行最多 300 个字符，不同行的行首不加续行断 续符。 OCT：8 进制信号名组，用一个 8 进制数表示 3 个信号的逻辑电平值。 ： HEX：16 进制信号名组，用一个 16 进制数表示 4 个信号的逻辑电平值。 ： 一般信号以及 OCT 和 HEX 分组信号的顺序应于波形描述部分逻辑电平设置值的顺序 相符。高、低电平及一般信号对应的是 2 进制数，OCT 对应 8 进制数，HEX 对应 16 进制 数。详见下节例题。 波形描述： 波形描述： 波形描述在文件头之后切与其至少应有一个空行相隔。波形描述格式如下： 时间值 逻辑电平值 其中： 时间值：单位为秒，可用绝对值（如 15ns,15e-9） 、相对值（如+5ns,+5e-9）表示，如设 了时间倍乘因子，实际的时间值还应乘上此值。 逻辑电平值：参见下表。 表 8.1 逻辑电平的表示 2 进制 OCT8 进制 HEX16 进制 0~7 0~F 高、低电平 0、1 X X X 不确定 Z Z Z 高阻 R R 上升 F F 下降 注：16 进制不允许设下降 F，因为 F 是一个 16 进制数会发生混淆。 2．FILESTIMn 信号的设置 例：设置 7 个 FILESTMn 信号及波形，信号名分别为：clock、reset、in1、in2、HEX(a7， a6， a4)、 a5， HEX(a4， a2， a3， a1),rw。 DSTM7 timescale=10ns a[7:0] F8 a7a6a5a4a3a2a1a0 clock,reset,in1,in2 FILENAME = siglf ilen.stl SIGNAME = a7,a6,a5,a4,a3,a2,a1,a0 HEX(a7,a6,a5,a4) a HEX(a3,a2,a1,a0) DSTM3 DSTM10 clock reset rw F1 F1 0 1 110R 4E 0FILENAME = siglfilen.stl FILENAME = siglfilen.stl SIGNAME = clock SIGNAME = reset DSTM14 DSTM15 DSTM16in1in2rwF1FILENAME = siglfilen.stl SIGNAME = in1F1FILENAME = siglfilen.stl SIGNAME = in2F1FILENAME = siglfilen.stl SIGNAME = rwb图 8.1 各信号源符号及设置192 7 011F C3 0 8 11X0 C3 1 图 8.1 中是波形文件中的信号对 应的信号源符号，图 8.2 中是其对应 的波形。CLOCK RESET IN1 IN2 0s 50ns 100ns A7 A6 A5 A4 A3 A2 A1 A0图 8.2 各信号波形九.DIGSTIMn 类信号该类信号是调用 StmED 程序以人机交互方式设定信号波形,因而具有更大的随意性.信 号源符号在 SOURCSTM 器件库中,可以用来编辑时钟信号、一般信号、总线信号。总线信 号可以是 2、4、8、16、32 位。编辑信号的数据保存在扩展名为 STL 的文件中。 1．调入 StmEd 编辑模块 从 SOURCESTM 库中取出相应的符号 DIGSTIMn（n 是信号的位数）并使其处于选中 状态后,再从菜单选择执行 edit/pspice stimulus 指令即调入 StmEd,出现图 9.1 的界面。 新建的波形设置文件同时 出现设置框 New Stimulus。 窗口标题栏中的 signal.stl 存放信号波形的设置结果， 该名 与设计项目名相同， 该设计项目 中建立的波形文件均存放在此 文件中。 每个波形的名称由 New Stimulus 中的 Name 确定。数字 信号类型在 Digital 栏选择。其 中 Width 为总线类信号的位数， Initial Value 为总线信号初值， 缺 省值为 0。 2．时钟信号的设置与编辑 图 9.1 StmEd 窗口及 New Stimulus 设置框 （1）设置时钟信号 选择信号源符号 因为时钟是一位信号，应选择 SOUCESTM 库中的 digstim1 放入编辑页。 设置信号波形： 设置信号波形： 在图 9.1 New Stimulus 设置框中，Name 栏设置波形名为 Clock1,在 Digital 栏选中 Clock,OK 后出现时钟信号设置框如图 9.2 所示。20在设置框中 Specify by 项有两种 设置选项： 设置频率：含频率、占空比、初值、 延迟时间（秒） 。如图 9.2 的 a。 设置周期：含周期（秒） 、脉宽（秒） 、 初值、延迟时间（秒） 。如图 9.2 的 b。 按 Apply 键显示波形并可修改设置。 按 OK 键确定设置。 选择 File Save 保存，出现下面对话 图 9.2 时钟信号属性设置框 框，选择“是” ，文件名将列入项目管 理器中 Stimulus File 文件夹中。 （2）信号编辑功能 选中信号： 选中信号：将鼠标点中波形左边的信号名变为红色即选中。 Stimulus 菜单选项 New：设置新信号，选中后出现 New Stimulus 新信号设 图 9.3 置框，可设置新波形。 Get: 取得信号波形，选中后弹出 Get Stimulus 对话框，列出当前 STL 文件中包含的信 号名称及类型，可以选择其中的信号调入。 Copy:从其它 STL 文件中复制信号波形，选中后弹出 Copy from File 对话框，选择需要 的 STL 文件打开后出现 Copy Stimulus 对话框列出该文件中的波形名及类型，选择并打开， 波形即被复制在当前 STL 文件中。 Remove:删除选中的波形了（波形将从 STL 文件中被删除） 。 Rename:改变选中的信号名。 Change type:改变选中信号的类型。 Edit 菜单选项 Delete:删除选中的信号波形（波形数据仍在 STL 文件中，可由 Stimulu/Get 命令重新调 回） 。 Attributes:改变选中信号波形的属性。 Stimulus 在 Editor 中选中一个信号后运行此命令会弹出该信号波 形的属性设置框，可改变波形属性的设置。 Add:当在 New Stimuls 设置框中选定设置信号类 型为 Signal 或 bus 时，执行该命令进入逻辑状态沿添 加状态。 Plot:关于坐标轴设置 关于坐标轴设置 Axis settings:设置坐标轴， 运行后出现坐标轴设置 框，如图 9.4。 其中： 图 9.4 坐标轴设置框 Displayed Range Time--显示的时间范围。 Extent of the Scrolling Region--屏幕滚动滑块 的滚动范围。可自动设定或由用户定义。 Timing Resolution―时间分辨率， 鼠标移动的 最小时间单位。21 图 9.5 新增坐标显示Add Plot：增加一个波形显示区，横轴用已有波形显示区的坐标轴。 Unsync：新增区与原区不使用同一坐标轴。 ： Delete Plot:删除选中的波形显示区。 选中波形显示区： “SEL&&”符号出现在该 选中波形显示区：如果有两个波形显示区，鼠标点击欲选区， 区左侧，该区即被选中。 3．设置并编辑一般信号波形 一般信号波形直接在 StmEd 窗口中绘制， 绘制内容是确定信号逻辑变化的时刻与方式， 即逻辑状态变化沿的确定和处理。 （1）设置新的信号波形 在设置 New Stimulus 设置框中的项目时（参见图 9.1） ，将信号类型选为 Signal，将在 Stimulus Edit 屏上出现一水平线，其值决定于所设的初值。 设置信号波形主要是添加一系列的逻辑变化沿，两个逻辑变化沿间的最小距离为时间 坐标轴的分辨率。由 Edit 命令窗口的 Add 子命令进入逻辑状态沿添加状态，光标将变为笔 型。如要退出此状态，点击鼠标右键即可。将笔型光标在信号线上移动到需要设置逻辑状 态沿的位置（鼠标移动的位置在编辑屏下方的状态栏上有显示） ，点击鼠标左键该点信号的 逻辑电平即在高低电平间变化。这样连续选择逻辑变化沿即 可得到一系列的信号波形。 （2）逻辑变化沿的选中和修改 点击鼠标右键退出笔型光标状态后，用鼠标点击波形上 的逻辑变化沿即选中该沿。 按住 shift 键再点击鼠标左键可连 续选中逻辑变化沿。 用鼠标拖动选中的逻辑变化沿可将其移到新的位置。 选中一个逻辑电平变化沿后执行 Edit/Attributes 命令或 双击该沿， 出现 Edit Digital Transition 设置框， 如图 9.6 所示。 图中 Start Time 是逻辑电平变化沿的位置，下方括号中 图 9.6 编辑逻辑变化沿属 的+416us 是该沿与前一个逻辑电平变化沿位置的时间间 隔。Value 栏下拉菜单有逻辑电平的四种选项（逻辑低电平 0、逻辑高电平 1、未知 X、高 阻 Z）从中可选择该沿到下一个沿的逻辑电平的状态。 ， 选中一个逻辑电平变化沿后执行 Edit/delete 子命 令或按下 Delete 键可删除该沿。该沿到下一沿的电平 将同该沿左侧。 4．设置并编辑总线信号波形 编辑总线信号的工作是给出多位信号的一系列逻 辑电平变化沿。 在 New Stimulus 设置框中在 Name 栏输入信号名 图 9.7 Stimulus Edit 编辑 后，选择 Bus 选项，在 Width 栏中输入总线信号的位 数，在 Inatial Value 栏输入信号初值，OK 后总线信号即以其初值出现在 Stimulus Edit 编辑 屏中,参见图 9.7 中信号 Bus8。 在工具栏右侧数字框中的数字用以设置指定时刻各位总线信号的电平，其后加 “； ” 号，在分号后键入表示进制的字符 B (2 进制) O（8 进制）D（10 进制）H（16 进制） ，如果22不指出进制则默认为 16 进制。 +数字[；进制符号]，从指定时刻其总线信号逻辑电平加上该数字 -数字[；进制符号]，从指定时刻其总线信号逻辑电平减去该数字 执行 Edit/Attributes 或点击工具栏的笔型图标，进入逻辑变化沿添加状态，根据状态栏 光标位置的提示，将笔型光标移到希望的位置点击，其后电平即为设定值。改变设定值设 定下一逻辑电平，可得到需要的结果。通过修改波形文件可构成循环信号波形。 波形编辑与修改 选中变化沿执行 Edit/Atributes 子命令或双击逻辑状态变化沿进入 Edit Digital Transition 设置框，参见图 9.6,value 栏下拉菜单选择总线状态，或直接键入总线状态值。 Transition Type 选项 Set value :从选中逻辑电平变化沿到下一逻辑电平变化 沿间的电平取 value 值。 Increment、Decrement : 从选中逻辑电平变化沿到下一 逻辑电平变化沿间的电平取当前值加减 value 值。 双击两个逻辑电平变化沿间的电平， 将弹出 Edit Digital State 设置框，其中 Duration 栏可以改变两个逻辑电平变化 沿间的时间间隔。其它设置同前。 设置好的信号波形由菜单行 file/save 命令保存后， 系统 自动生成波形文件，扩展名为 STL,通过修改波形文件可构 成信号循环。该文件是一个 ASICII 码文件，与一个设计项 目对应的 STL 文件可以包含多个信号波形。参考下例： 图 9.8 逻辑变化沿属性设置 由 orcad capture 的 file/open/txt 子命令打开波形文件， 修改相应的数据如下： . sig 信号的波形数据 + Repeat for 3 DSTM1 S8 + +0s 0 Implementation = bus8 + 788us 1 图 9.9 编辑总线信号的符号及属性 + 1.195ms 0 + 1.204ms 1 + 1.212ms 0 + 1.487ms 1 + 1.558ms 0 + 1.62ms Z + 2.044ms 0 + 2.398ms 1 + Endrepeat .bus8 信号的波形数据 + Repeat Forever + +0s 图 9.9 波形编辑结 + 230us + 982us 23+ 1.416ms + Endrepeat 上述文件是 sig 和 Bus8 的波形文件，前者设置 sig 信号重复 3 次，后者设置 Bus8 信号 无限重复。 波形文件中 STIM 后面括号中的数字是信号的位数， ” “， 号后的数字是进制， sig 信号是一位二进制， bus8 信号是 8 位二进制。 设置完成执行 orcad 的 file/save 命令保存数据， 再在项目管理器中调用该 STL 文件，即得到图示的信号波形。 图中 sig 是编辑的 signal 类型信号，设为重复 3 次。Bus8 是编辑的 8 位总线信号，设为 无限重复。信号波形下方的线段指示重复次数及重复波形。原始信号波形用不同颜色与重 复信号区分。十．数字信号仿真分析例1 在 Capture 中绘制半加器逻辑图如图 所示： 用 Filename 信号源设置信号波形 A、B。信号波形属性如图中所示。波形 文件如下：U2A 1 3 2 U1A 3 2 7400 1 DSTM2 3 2 3 SUM U4ADSTM1F1FILENAME = HALFADD.STL SIGNAME = A A B 1F1FILENAME = half add.stl SIGNAME = B半半半 1U5A 2 7404 CARRY图 10.1 半加器逻辑图24第一行和第二行之间空的一行是用于区分文件头及波形数据，是波形文件格式的规定。 A,B 0 50ns 100ns 150ns 200ns 250ns 300ns 350ns 400ns 00 10 01 11 00 10 01 11 00图 10.2 仿真分析设置框设置 New Simulation 设置框项目， 分析类 型取时域分析， 运行时间根据输入波形最长到 400ns，故取 0~400ns，如图图 10.2 所示。仿真分析结果如图 10.3 所示所示： 图中 A、B 为两个相加的波形，SUM 是相 加的结果，CARRY 是进位。SUM 和 CARRY 总 是在经一段延时后达到转换结果， 这正是数字电 路的延时效应，结果满足半加器的真值表。 Prob 中的列表 图 10.4 是 prob 中的列表，其中 7 个独立节 点：4 个外部节点 A、B、SUM、CARRY，3 个 图 10.3 半加器波形图 内部节点即 U1A、 U2A、 U3A 的输出节点 n00015、 n00054、n00089 由 prob 给定。每个逻辑单元的输入输出节点共 14 个。两个激励源的输出 端名两个，总共 23 个节点。 16 个运算符：其中（）用于分组，{}用于购成总线信号， `0`1`R`F`X`Z 表示高低电平、 上升下降沿、不确定及高阻，每个字符前的“`”用以表示该量为常量。其中： +、-、*、/ 只用于总线信号运算， 一位信号和总线信号之间用算术 逻辑运符运算时默认为总线信号，一位 信号转化为总线信号的低位， 其于补 0。 总线信号间运算以位数长的为准， 少的位数在高位补 0。 纵坐标信号名以节点名或逻辑运 算式命名，也可在其后再加“；，然后 ” 再加入自定义的名称。 例2 关于总线信号 图 10.4 Add Traces 选项框 在 capture 中绘制计数器电源理图25如下，其中高电位信号取自工具栏 PWR,清零信号用 soure 库中的 STIM1 源，时钟用 source 库中的 DigClock 源。Q[3:0]Q0 U1A 1 OFFTIME = .5uSDSTM2 ONTIME = .5uS CLK DELAY = 0 STARTVAL = 0 OPPVAL = 1 12 1 4 J Q CLK Q CLR K 3 12 2 4 X 1 J Q CLK Q CLR K U2A 3Q1 X 1 12 2 4 J Q CLK Q CLR K U3A 3Q2 X 1 12 2 4 J Q CLK Q K CLR U4A 3 2Q3 X131313DSTM1S1HI1 1图 10.5 计数器逻辑图Prob 中波形左侧的文字{Q3 Q2 Q1 Q0};;H 项将 Q3~Q0 组成为用 16 进制表示的总线信 号，第一个“； ”号后可自定义总线名称可 以缺省，第二个分号后为总线的进制数。进 制可用 2、8、10、16 四种进制的任意种。 一般以 10 或 16 较为直观，本例以 16 进 制”H”表示总线信号。十一． 十一．数模混合模拟数模混合电路的仿真分析主要是需要处 理数、模电路的接口点，这种节点成为接口 型节点。对于接口型节点由系统自动加入接 口转换电路。在模拟电路和数字电路间加入 模数转换电路，在数模电路间加入数模转换 电路，分别记为“节点名$AtoD”和“节点名 $DtoA” 为接口型子电路新增的数字或模拟 节点。 如果与一个接口型子电路相连的不止一 个逻辑单元， 新增节点名将在第一个新增节点 名后加序号 2、3…..等。这些工作均由系统自 动完成。 接口型节点的电路模型有 4 种级别分别 为 1、2、3、4。由设定 IO_Level 的值确定。 AtoD 模型的 AtoD1 根据输入端模拟电压 的大小产生 0、1、R、F、X 等几种逻辑状态。 AtoD2 是简单模型，只产生 0、1 逻辑状态。 AtoD3 同 AtoD1,AtoD4 同 AtoD2,只是分析更 精细，用时间较多。U1A 1 2 7404 1图 10.6 波形显示区U2A 2 7404 1U3A 2 k13741077410774107741070图 11.1 环行振荡器图 11.2 环行振荡器波形图26DtoA 模型对 HC/HTC 器件 1 和 2 功能相同都是简单模型，用于 5V 电压和 25℃温度范 围。3 和 4 是精细结构功能同 1、2，电压范围 2~6V,温度也不限制为 25℃，因用时间长一般 用于小于 5V 电压的情况。对于非 HC/HTC 器件 4 个级别均相同。 设置级别有两种方法， 通过 Simulation Settings/Option 设置， Category 栏选 Gate-Level 在 simulation 项出现相应设置框，可从中选择器件初值和接口电路级别。这样设置的级别各接 口电路相同。 还可双击电路图中的某逻辑器件， 直接设置接口节点的 IO-Level 值。 该值为 0， 级别同前面设置相同，若置为 1~4 则为对应的级别。 接口等效电路电源电压 由系统自动提供如下表,如果模数混合电路的电压源与此不同需照此调整。表 11.1 逻辑器件系列 TTL CD4000 ECL 10K 接口子电路电源符号 DIGIFPWR CD4000_PWR ECL_10k_PWR 电源/地节点号名称及电压值 $G_DPWR5.0 $G_DGND(0V) $G_CD4000_VDD(5V) $G_CD4000_VSS(0V) $G_ECL_10k_VEE(-5.2V) $G_ECL_10K_VCC1(0V) $G_ECL_10K_VCC2(0V) $G_ECL_100K_VEE(-4.5V) $G_ECL_100K_VCC1(0V) $G_ECL_100K_VCC2(0V)ECL 100KECL_100k_PWR九．最坏情况分析数字逻辑器件的确定参数称为标称值，而实际的器件值总有一个误差范围即容差。同 种器件的容差又各有不同，因此不 能保证按同一电路设计组装起来的 各电路性能相同，对于逻辑器件输 a b 出端对输入端信号的反映有一个延 迟时间，该时间对于同种器件不同 的个体有一个范围，这个时间范围 称为模糊时间。最坏情况逻辑模拟 就是考虑到这个时间，分析其对电 路各点信号的影响，确定是否会引 图 12.1 引起最坏情况故障的逻辑电路 起不正常的逻辑关系。波形文件如 下，波形图如图 12.2。 A,B,C,D,clock,E,FU1A A 1 B 2 U4A 3 out1 clock E1 F2 U5A U3A U7A 3 1 2 74LS08 1 2 3 3 Y 08 C 1 D 2 74LS08 23 2 3 22 21 3 out2HIC D1 D2 D3 D4Q1 Q2 Q3 Q45 4 19 207410074LS08 BclockCDEFAF1F1F1F1F1F1DSTM6DSTM7DSTM1DSTM2DSTM3DSTM4DSTM50 ns ns ns ns ns ns 1010110E F U4A:Y U5A:Y out1 out2 U3A:Y clock U7A:Q1 0s 50ns Time 100ns 150ns图 12.2 最坏情况分析时出现逻辑故障的波形图27F1150ns ns ns ns 1010110 如果最坏情况分析表明在设定的容差范围内有逻辑问题，说明电路各器件在分析时设 定的容差范围内成品率低，这并不表明成品率是 0。 关于“鲁棒性” 逻辑电路即通过逻辑模拟，又通过最坏情况模拟，说明电路对其内部各元器件的容差 有足够宽的容限，即称为该电路具有很高的“鲁棒性” 。这样设计并组装的电路成品率将很 高。 关于模糊时间 在进行数字逻辑分析时，对逻辑器件的延迟时间可设定最小值、最大值和典型值。进 行最坏情况分析是取其最大和最小值之差，这便是模糊时间的范围。 信号在不同的逻辑器件中传送，各器件的模糊时间将累计。如图 12.2 所示。 电路图 12.1 的两路输入 E、F 在输出端(U4A 的 3 端)应得到全 0 的输出，如 0~50ns 的 波形 E、F、U4A:Y。如果输入信号的上升及下降沿有模糊时间，其输出的模糊时间将是输 入信号跳变的模糊时间与器件本身的模糊时间之和。 关于 Convergence hazard 故障 参见电路图 12.1 和图 12.2 中 0ns~150ns 时间段内器件 U5A 的输入输出信号 out1、 out2、 U3A:Y。 正常情况下 U3A 的输出 Y 在这段时间内应为全 0， 由于输入信号 out1 及 out2 上升 与下降沿的模糊时间，在输出端也产生一段模糊时间，并且该时间还加上了器件 U3A 本身 的模糊时间。在输出信号的模糊时间中信号有可能出现高电平，这决定于 out1 及 out2 两个 输入信号的跳变沿谁先变化。显然，若 out1 上跳沿先变为高电平，在 out2 下跳沿未变成低 电平前，输出将出现高电平。这种现象叫做 0-1-0 状态，若 U3A 是与非门则将出现 1-0-1 状 态，前者输出可能为全 0 或 0-1-0，这种输出叫作 0-R-0。后者输出可能为全 1 或 1-0-1，这 种输出叫作 1-F-1。这种故障状态叫做 Convergence hazard。 对模糊时间影响的抑制 参见图 b 的输出电路 U7A,D 端输入信号是 U3A:Y,在 55ns~80ns 时间内信号存在 Convergence hazard 故障，通过时钟 clock 的开启时间控制触发器的输出 U7A:Q1，在可能出 现 Convergence hazard 故障的时间段内关闭触发器，从而保持了最终信号的正确输出。 关于 Critical Hazard(输出结果不确定)状态 如果对于跳变沿触发的 D 触发器，时钟信 号的跳变沿对应于 D 端输入信号的模糊时间， 结果 D 触发器的输出将不确定， 输出为 X 状态， 此为 Critical Hazard 故障。 如果 D 触发器的时钟跳变沿有模糊时间， 但并不对应 D 端输入信号的跳变沿，输出仍可U2A 1 3 U1A A1 3 2 74LS08 1 3 2 74LS08 U3A 2 74LS08 23 2 3 22 21 C D1 D2 D3 D4 U4A Q1 Q2 Q3 Q4 5 4 19 2074100U1A:A U1A:Y U2A:Y U3A:Y 0s 50ns Time28100ns 150ns图 12.3 模糊时间的计算保持正确，只是会有一段模糊时间，该时间范围取决于时钟信号的模糊时间及触发器本身 的模糊时间。 关于 Cumulative Ambiguity Hazard（脉冲变窄或异常） 。 对于输入脉冲信号上升及下降沿的模糊时间经过器件本身的模糊时间后，上升及下降 的模糊时间都会延长，脉冲宽度会因而变窄甚至出现异常状态，这种故障叫做 Cumulative Ambiguity Hazard。参见图 12.2 的 U5A 的输出 U5A:Y 信号。 关于模糊时间的计算 器件串接，模糊时间将累加。如图 U9A 或 U10A 输出信号的模糊时间单独计算为各自 与 U8A 模糊时间的和。 若两个器件的输入为同一个器件的输出，该器件的模糊时间应不记在总模糊时间中。 考虑到 U9A 与 U8A 的输入信号来自同一器件 U8A 的输出，输入信号沿的到来总在同一个起点 上，故其模糊时间应扣除 U8A 的模糊时间。 图中每个器件的模糊时间为 3.125ns~15ns,输 入信号的上跳沿在 50ns,U8A 输出信号的模糊时间 图 12.4 故障信息提示框 范围应在 53.125ns~65ns 之间。 U9A 与 U10A 的输 出信号范围应在 56.25ns~80ns 之间。而考虑到 U9A 与 U19A 的输入来自同一器件 U8A 的输出， 则不论 U8A 的模糊时间是什么， 对于 U9A 与 U19A 的影响总是一致的，故而在分析 U9A 与 U10A 输 出信号的模糊时间的相互关系时，应扣除 U8A 的 模糊时间。 例如： U1A 的模糊时间范围为 15ns~30ns,U2A 的模糊时间范围为 10ns~30ns,U3A 的模糊时间范 围为 40ns~60ns,U1A 的输入信号上跳沿在 0ns 处， 单独计算 U1A 的模糊时间范围为 15ns~30ns,U2A 的模糊时间范围为 25ns(15+10)~60ns(30+30),U3A 图 12.5 出错信息提示框 的模糊时间范围为 55ns~90ns,显然 U1A 和 U2A 的 模糊时间范围有交叉， 最坏情况逻辑分析步骤及其故障分析 绘制好逻辑电路后要先进行正常情况逻辑分析，证明电路正确后再进行最坏情况分析。 进行最坏情况分析，需在 Simulation Settings 设置时，设置 Option 选项中的 Timing Mode 时选 中 Worst Ccase 项，然后运行。如 果运行结果有异常情况，系统将给 出提示，指出有几处异常， “Y”将 弹出异常波形出现的位置及类型 提示框， “N” 将不显示该提示框而29图 12.6 最坏情况分析后的 prob 波形显示直接进入 Prob，在 Prob 中可随时通过 View/Simulation/Messages 调出该提示框。 提示框中每一行对应一条错误信息， by 选项决定错误信息的排列顺序的分类方法， Sort Minimum Severity Level 是错误性质列表。 选中一条错误信息， 单击 Plot 该条信息对应的波形即显示在 Prob 中。 如果单击 Close 将 关闭此框直接进入 prob 显示屏。利用 prob 可进行波形的各种显示和分析。如图 12.6 所示： 图中显示的是从 smulation message summary 提示框中选中的波形，波形显示框的下方 是错误信息提示。可用 Prob 的各种功能对波形进行分析、调出新波形以及对波形进行测试 等。 错误信息的存放控制 参见下图图 12.7 Simulation 设置选项框 其中： Option/Output file 中 Digital timing and hazard massages :Pspice 逻辑分析中的错误信息存入 OUT 输出文件。 Option/Gate Level Simulation 中 Suppress simulation error messages in waveform analysis: Pspice 逻辑分析中的错误信息不 存入 DAT 数据文件中。 Option/Gate Level Simulation/Advanced Options 中 Per device error message limit[ ] ： （DIGERRDEFAULT） 每一个基本逻辑单元可允 许记录的最多错误信息由下图中的本选项的设置值决定。缺省值为 20。 Total error massage limit [ ] ： （DIGERRLIMIT） Pspice 分析中允许出错信息的总数。 超过此数 Pspice 停止运行。0 值为总数没有限制。 关于错误性质： FATAL（致命错误） ： ZERO-DELAY-OSCILATION:输入激励信号逻辑状态没有变化， 而电路中某一基本逻辑 器件输出逻辑状态变化 50 次以上，认为该电路振荡，Pspice/AD 产生此错误信息并停止运 行。 SERIOUS（严重错误） DIGIT INPUT VOLTAGE： 逻辑器件输入电压电平超过逻辑电平对应的电压范围。 Pspice 将取与该电压最接近的逻辑状态进行模拟。30PERSISTENT HAZARD： 在数字电路中出现的各种逻辑错误如果传到存储单元器件 （如 触发器、存储器等） ，或已传到输出端，为使电路设计能可靠工作，必须纠正这种时序错误。 WARNING（警告信息） AMBIGUITY CONVERGENCE：在逻辑器件输入端，由于模糊时间的累计，使信号上 升边与下降边出现交迭而产生异常脉冲。 CUMULATIVE AMBIGUITY：在电路中由于模糊时间的累积作用，使脉冲的上升边和 下降边模糊时间范围出现交迭。 FREQUENCY：信号频率超出允许的频率范围。 HOLD：时钟信号到来后，数据信号的稳定时间小于要求的最小稳定时间。 NET STATE CONFLICT：在一个输入端上出现了几种逻辑状态不同的信号，Pspice 将 其表示为不确定，产生的原因通常是由于总线驱动电路控制端的信号不合适。 RELEASE：时钟信号变化前已不起作用的信号（如 Clear 等）继续保持此状态的时间 小于要求的最小时间。 SETUP：时钟信号到来之前，数据信号保持稳定的最小时间小于要求的最小稳定时间。 SUPPRESSED GLITCH：逻辑器件输入的脉冲宽度小于逻辑器件本身的延迟时间，在 模拟中将不考虑此脉冲的作用，该信息表明输入信号波形或逻辑器件延迟特性参数设置方 面有问题。 WDTH：信号脉宽小于允许值，即电路中出现过窄脉冲。 INFO：提示信息 GENERAL：模拟过程中出现上述 SETUP、HOLD、WIDTH、FREQUENCY 等与脉冲 参数有关的错误。31 ORCAD原理图绘制规范初稿_电子/电路_工程科技_专业资料 暂无评价|0人阅读|0次下载|举报文档 ORCAD原理图绘制规范初稿_电子/电路_工程科技_专业资料。原理图绘制规范...新建 PSpice 仿真新建项目如图 1 所示,打开 OrCAD Capture CIS Lite Edition,创建新项目:File & New & project。选择 Analog or Mixed-AD 模拟或混合-AD 选项...OrCAD PSpice快捷键汇总_计算机软件及应用_IT/计算机_专业资料。OrCAD PSpice快捷键汇总 OrCAD PSpice 快捷键汇总 I: 放大 O:缩小 C: 以光标所指为新的窗口显示...OrCADPspice_电子/电路_工程科技_专业资料。今日推荐 157份文档 2015...15页 2下载券 ORCADPSPICE 3页 免费 orCADpspice仿真 5页 1下载券©...PSpice仿真(二)实验报告_电子/电路_工程科技_专业资料。专业: 姓名: 实验报告...同组学生姓名: 一、实验目的和要求: 1.熟悉 ORCAD-PSPICE 软件的使用方法。 ...基于OrCAD的功率电路的仿真分析_电力/水利_工程科技_专业资料。学期期末课程设计...2004 年(4)贾新章等,orcad/PSPice9 实用教程,西安:西安电子科技大学出版社, ...18 应用三:把设计结果返回数据库 OrCAD\CAPTURE\NETFORMS 4、 5、 七、 八、 19 PSpice 仿真一、PSpice 分析过程 设置仿真参数运行仿真 2 绘制原理图 二、...二极管 81.SOURCE : 各种源 82.SOURCESTM : 数字仿真信号源 83.SPE~SPECIAL ...N 打开 Optimizer 在 OrCAD 中依次选择: PSpice?Advanced Analysis?Optimizer, ...orCAD PSpice电路特性分析实习报告_调查/报告_表格/模板_应用文书。orCAD/ PSpice电路特性分析实习报告今日推荐 160份文档 2014年各行业从业资格考试 ...点击开始――Orcad――PSpice Accessories――Model Editor,点击 File ――New,如下图: 1/6 然后点击 Model――Import,将你前面下载的 op37g.cir 文件打开,注意... All rights reserved Powered by copyright ©right 。文档资料库内容来自网络，如有侵犯请联系客服。