当前位置： >>
电磁兼容性设计文章
产品的电磁兼容性设计 造成设备性能降级或失效的电磁干扰必须具备三个要素，即有一个电磁骚扰 源；有一台对干扰敏感的设备；及有一条电磁干扰的传播途径。为解决设备的电磁 兼容问题，无论从抑制骚扰源逸出，或切断电磁干扰的传播通路，或提高设备自身 的抗干扰能力，都能取得满意效果。为此，本讲座拟从三个不同侧面讨论提高设备 电磁兼容的措施，包括产品骚扰的抑制方法；提高产品抗扰度的方法；产品内部
的 电磁兼容性设计要点。 首先讨论产品骚扰的抑制方法。 产品骚扰的抑制有三种基本方法，即接地、屏蔽和滤波。每种方法在电路与系 统的设计中各有独特作用，但在使用上又是相互关连。如良好的接地可降低设备对 屏蔽和滤波的要求；而良好的屏蔽也能降低对滤波的要求。 1 接地 “接地”有设备内部的信号接地和设备接大地，两者概念不同，目的也不同。 1.1 设备的信号接地 设备的信号接地，可能是以设备中的某一点或一块金属薄板来作为信号的接地 参考点，它为设备中的所有信号提供了一个公共参考电位。 实用中有三种基本的信号接地方式，即浮地、单点接地和多点接地。 （1）浮地 采用浮地的目的是将电路或设备与公共接地系统，或可能引起环流的公共导线 隔离开来。浮地还可以使不同电位间的电路配合变得容易。 实现电路或设备浮地的方法有变压器隔离和光电隔离。 浮地的最大优点是抗干扰性能好。 浮地的缺点是由于设备不与公共地相连，容易在两者间造成静电积累，当电荷 积累到一定程度后，在设备地与公共地之间的电位差可能引起剧烈的静电放电，而 成为破坏性很强的骚扰源。 一个折衷方案是在浮地与公共地之间跨接一个阻值很大的泄放电阻，用以释放 所积聚的电荷。注意控制泄放电阻的阻抗，太低的电阻值会影响设备泄漏电流的合 格性。 （2）单点接地1单点接地是指在一个电路或设备中只有一个物理点被定义为接地参考点，电路 或设备中凡需要接地的点都被接至这一点。 对一个系统，如采用单点接地，则系统中的每个设备都有自己的单点接地点， 然后各设备的“地”再与系统中唯一指定的参考接地点相连。 单点接地的缺点是当系统工作频率很高时，以致信号的波长可与接地线长度相 比拟时（如达到 1/4 波长），接地线就不能作为一根普通连接线考虑，它会呈现某 种电抗效应，使接地效果不理想，此时必须引进多点接地概念。 （3）多点接地 多点接地指设备中凡需要接地的点都直接接到距它最近的接地平面上，以便使 接地线最短。这里说的接地平面可以是设备的底板、专用接地母线，甚至是设备的 框架。 多点接地的优点是简单，凡需要接地的点都可以就近接地，从而使接地线上出 现高波驻波的现象大为减少。故多点接地在高频下使用有上佳表现。 多点接地对接地点的维护要求较高，任何一些因锈蚀或松动等原因，均可造成 接地效果变差，使设备工作不可靠。 （4）混合接地 单点和多点接地的各自优缺点，促使人们想到了混合接地。只将需要就近接地 的点，就近直接与接地平面相连（或对需要高频接地的点，通过旁路电容与接地平 面相连），其余各点均采用单点接地。 单点接地与多点接地的分界常以流通信号波长 λ 的 0.05 倍为界， 凡单点接地线 长度达到 0.05λ 以上时，就应当用多点接地。 （5）信号接地线的处理 信号接地是在指定的两个点（其中有一个被称为“地”的参考点）间建立导电 通路，以便实现电路与机壳，或电路与指定接地板之间的连接。最关键的是要强调 连接良好，建立低阻抗的通路，这对射频电流在接地回路中的流动特别重要。 1.2 设备的接大地 （1）设备的接大地 实用中，除认真考虑设备内部的信号接地外，通常还要将设备的信号地、机壳 与大地连在一起，并以大地作为设备的接地参考点。设备接大地的目的有三个： ①设备的安全接地，保证了对设备的操作人员实现安全保护。 2②泄放机箱上所积聚的电荷，避免因电荷积聚使机箱电位升高，造成电路工作 的不稳定。 ③避免设备在外界电磁环境的作用下使设备对大地的电位发生变化，造成设备 工作的不稳定。 由此可见，设备接大地除了对人员安全、设备安全的考虑外，也是抑制干扰发 生的重要手段。实用中，如能将接地与屏蔽、滤波等技术配合使用，将会对提高设 备的电磁兼容性起到事半功倍的作用。 （2）接大地的方法与接地电阻 接大地有效性的重要指标是接地电阻。接地电阻除与接地电极的制作方式有关 外，也和大地自身的性质有关。 人们习惯把地下金属管道作为接地电极，由于它与大地有较大的接触面积，可 取得较小的接地电阻。但做法不规范，流入管道的故障电流和杂散电流容易对管道 检修人员造成伤害。此外，任何非金属的管道构件都能使接地的有效性受到破坏。 正确的接大地方法是用直径 1cm～2cm 的铜棒（长 2m～4m）打入地下，深度 在 2m 以上。 一根铜棒的接地电阻在 25Ω 左右， 这对一些小功率电气设备已足够用。 若要更小的接地电阻，可增加铜棒附近地域的盐份和水份，必要时还可将几根铜棒 互连成网。在权衡设备投资及防雷、防电源故障和防电磁脉冲的要求后，接地电阻 以 10Ω 为设计目标是合理的。 2 屏蔽 屏蔽能有效抑制通过空间传播的电磁干扰。采用屏蔽的目的有两个：一是限制 设备内部的辐射电磁能越出某一区域；二是防止外部的辐射电磁能进入某一区域。 按屏蔽所起的作用分，有电场屏蔽、磁场屏蔽和电磁场屏蔽三种。 2.1 电场屏蔽 设备中电位不同物体间（包括导线间）的相互感应可看成是分布电容间的电压 分配（参见图 1.1）。图 1.1 中，干扰源 A 与受感应物 B 之间的电压关系为 UB=(C 1/C1+C2)UA,为减弱 A 对 B 的感应，可采用的方法有：3（1）增大 A、B 间距离，以便减小分布电容 C1。 （2）尽可能让 B 贴近接地板，以增大 B 对地的电容 C2。 （3）在 A、B 间插入金属屏蔽板（参见图 1.2）。屏蔽板的作用是： ①屏蔽板的存在，增大了 A、B 之间的距离，结果使 A、B 间的分布电容 C1′ 减小。 ②当屏蔽板靠近被保护的 B 时，使 B 的对地电容 C4 增大。而 C4 的作用与地 位与 C2 是相同的。 在图 1.2 中，对屏蔽板的厚度无特殊要求，但要求其为良导体，强度要足够， 且接地要良好。 2.2 磁场屏蔽 磁场屏蔽通常是指对直流或低频磁场的屏蔽，其效果比起对电场和电磁场的屏 蔽要差得多。 磁场屏蔽的主要机理是利用屏蔽体的高导磁率、低磁阻特性对磁通所起的磁分 路作用，使屏蔽体内部的磁场大大削弱（图 1.3）。磁场屏蔽的设计要点是： （1）选用高导磁率的材料，以减少屏蔽体的磁阻。 （2）增加屏蔽体的壁厚，同样还是减少屏蔽体的磁阻。 （3）被屏蔽物要放在屏蔽体中心位置，尽可能不让磁通经过被屏蔽物，避免降 低屏蔽效果。4（4）注意屏蔽体的结构，凡缝隙、通风孔等应顺着磁场方向分布，尽可能不阻 断磁通的通过。 （5）对强磁场可采用双层屏蔽体结构。当要屏蔽外部强磁场时，要求外层屏蔽 体选用不易磁饱和的材料，如硅钢等；内层则用容易达到饱和的高导磁材料，如坡 莫合金等。反之，屏蔽体的材料使用次序也颠倒过来。两层屏蔽体在安装时要注意 彼此间的磁路绝缘。如屏蔽体无接地要求，可用绝缘材料作支撑。如要求接地，可 用非铁磁材料的金属作支撑。从屏蔽体可兼有电、磁屏蔽功能出发，通常是要接地 的。 2.3 电磁场屏蔽 电磁场屏蔽的目的是要阻止电磁场在空间传播。 与电场和磁场屏蔽的机理不同，电磁场屏蔽的机理是： （1）屏蔽体金属表面对电磁波的反射作用（就这一点来说，对屏蔽体的厚度无 要求）。 （2）未被完全反射的电磁波在进入屏蔽体内部时，继续向前传播的过程中会被 屏蔽体金属所吸收。 （3）当部分未被吸收掉的电磁波透过金属到达屏蔽体另一表层时，在金属与空 气交界面上会再次形成反射，重返屏蔽体内部，结果在屏蔽体内部形成多次反射和 吸收现象（当然最终还会有少量电磁波透过屏蔽体而进入被保护空间）。 因此，电磁屏蔽是基于金属材料对电磁波的反射和吸收两个作用来完成的。 3 滤波 由于滤波的本身具有双向作用（既可抑制从设备电源线引出的传导骚扰，又可 降低从电网引入的传导干扰），因此，滤波部分的内容放在提高产品抗扰度方法中 一起讨论。5电磁兼容性（EMC）设计需要考虑的问题 0、引言 在前几年前，大多数设计者根本没必要担心电磁兼容性问题。而今天，每位要 把产品推向全球市场的设计者都必须考虑这个问题。这主要有以下两个原因： * 电磁环境越来越差。 * 电子电路越来越敏感。 在设计者看来，电磁兼容性（EMC）现象必须从两个不同方面进行考虑： * 环境可能如何影响设计（免疫性）。 * 设计可能如何影响环境（发射）。 传统上，政府仅有的规定都是关于发射方面的：一台电子设备不能发出超过一 定数量的无线电频率能量，以避免干扰其它电子设备的无线电通讯或工作。全世界 大多数国家在这个问题上都有自己的规定。 1、处理电磁兼容性（EMC）现象 对于大部分工程师来说，电磁兼容设计还是一个比较崭新的课题。在欧洲引进 电磁兼容性（EMC）指令以前，某个公司可能制造、销售自己的产品，而不用对电 磁兼容性（EMC）问题过分关注。只要该产品与预想的要求一样起作用，而且不影 响广播电台，那么一切基本上都很好。 从 1992 年这个指令生效开始到 1995 年其成为必要条件，这 3 年转变期间，这 方面没有多大改变。 许多公司是直到别无选择时，才有了实质性的工作。在那时候， 唯一的选择就是艰难而昂贵的方法：拿某个现存的产品为例，它的设计也许根本就 没有考虑电磁兼容性（EMC）；我们试图给它添加必要的过滤器、保护器、屏蔽或 其它手段，使它符合电磁兼容性（EMC），这可能是最糟糕的方法，因为费用高且 结果通常也很差。设计新产品时，从最开始就考虑电磁兼容性（EMC）是非常重要 的。在那时候，所有的低花费解决方案都可以使用。好的印刷电路板（PCB）布局 比差的布局在生产上并不会花费更多，但是要修理差的布局，费用可能会很高。设 计者可能犯的最高代价错误是：相信可以在其它的一切事情完成后，再对电磁兼容 性（EMC）进行处理。使用何种方法，始终决定于预计系统费用和生产数量。对于 生产数量少的系统，最好的解决方法可能是使用昂贵的部件和系统解决减少设计时 间。对于大生产量、低费用的应用，则可能最好在设计上花费更多时间和资源，来 降低最终产品的总体费用。 12、设计规则 2.1 确定噪音源 很重要的一条通用规则为，所有类型的噪音都尽可能靠近源而又尽可能远离电 路敏感部分处进行解决。这当然意味着确定这些噪音源是非常重要的。 2.2 发射的噪音 在许多微控制器系统中，微控制器是唯一的快速数字电路。在这样的系统中， 最重要的内部噪音源是微控制顺本身，用于阻止产生和发射 RF（发射）的资源最 好靠近微控制器。这样将减少到达 I/0 电缆和系统其它可能作为发射天线的部分的 RF 能量。 2.3 接收的噪音 接收的噪音的来源通常在系统外面，因此系统设计者对此力所不能及。 环境客观存在，系统设计者对付噪音的第一可能性在于系统输入和电源线。对 于自带专用电缆的系统，甚至可能从电缆本身开始。这方面很好的一个例子就是计 算机的监视器， 在监视器上你经常可以看到在连接到计算机的视频图形阵列 （VGA） 插头附近放置了一个过滤器。对于其它系统，第一可能性在于 I/O 接头。对于手持 的、电池供电的没有任何电缆的应用，这就不适用，但这个问题同样也更小。如果 能够根本阻止外部噪音进入系统，将不会存在免疫问题。 2.4 接的路线 避免噪音问题的最好方法是首先不产生噪音，但这通常并不可行。大多数类型 的噪音是系统的其它部分预期行为的副作用，因此不能避免。所有电流，不管是交 流还是直流、 高功率还是低功率、 信号还是噪音，总是试图找到最容易接地的路线。 在许多电磁兼容性（EMC）设计技术背后的基本思想是控制所有信号接地的路线， 并保证这条路线远离可能受到干扰的信号和电路。对于发射的噪音，这意味着保证 在噪音离开系统以前，将找到接地路线。对于接收的噪音这意味着保证在噪音到达 系统的敏感部分以前，将找到接地路线。 2.5 系统区 一次处理所有 EMC 问题是一项非常复杂的任务。因此把系统分成更小的分系 统或区，分别进行处理，这是一个好主意。在某些情况中，区可以仅仅是印刷电路 板（PCB）的不同区域。重要的是控制某个区内发生的事情，以及这些区如何相互 影响。对于每个区，设计者应该知道这个区可能发出什么样的噪音。进出一个区的 2所有线可能需要某种过滤器。知道噪音可能如何从一个区辐射到另一个区也很重 要。对于发出很大噪音的和（或）非常敏感电路的本地屏蔽可能是必要的。切分系 统可以以下面两种方法或联合使用它们来进行： ?这些区可以彼此远离来放置，把产生噪音的电路与敏感的电路分开。 ?这些区可以放在彼此的内部。 进出最内部区的噪音必须通过若干层的过滤器和 （或）屏蔽。总的噪音降低将比用一层所接收的更有效。 2.6RF 抗扰性 长的 I/O 和电源电缆通常可以充当很好的天线，把外部世界的噪音收集起来， 传入系统。对于没有屏蔽的系统，长的印刷电路板（PCB）电路路径也可以充当天 线。一旦进入系统内，这个噪音就可以耦合到其它更敏感的信号线中。因此允许进 入系统的 RF 能量保持尽可能很低是非常重要的，即便是输入线路本身没有连接到 任何敏感电路也是如此。这可以通过增加下列的一个或者多个元件来进行： ?串接电感和铁氧体小珠将降低到达微控制器引脚的高频（HF）噪音量。它们 将使高频（HF）具有高阻抗，而使低频率信号具有低阻抗。 ?输临线路中的去耦合电容器将把 HF（等价串联电阻）。这比高电容值更重要。 电容器与电阻器或电感器结合，将形成低通过滤器。如果系统被屏蔽，电容器应该 直接连接到屏蔽上。这将根本阻止噪音进入系统。也有专门设计用于此目的的馈通 电容器，但可能会很昂贵。 ?现在许多厂家都提供在同一封装内结合电感器和电容器的专用电磁兼容性(E MC)过滤器，它们形状多样，部件值也多样。 2.7ESD 和瞬变 处理 ESD 通常都相当简单：确保用户不能触及到系统的敏感部分。在大多数 情况下，这由设备外壳负责，只有离开系统的 I/O 引脚才需要特殊注意。然而，ES D 放电可能在附近的线路上引发电流，在这些部件上引起信号的不正确值。 记住，ESD 脉冲和其它类型的瞬变都是非常高频的现象，杂散电容和电感对它 们的表现有着很重要的影响。一条线中的瞬变可能会影响到附近其它信号的表现。 重要的是确保最有效的接地路线不会影响系统。例如，如果 ESD 脉冲最有效的接 地路线是沿着 I/O 线路，到达微控制器引脚，通过 ESD 保护二极管，然后接地，那 么逻辑高输入可能被读作低输入。如果系统软件对此不能处理（通常会是这样的）， 那么系统要求能创建受控接地线的某种硬件。当然，上面列出的 RF 过滤器也对 ES 3D 和瞬变起作用，在某些情况下，这可能也就足够了。但是把 4KV 的峰值降低到 4 V，需要一个非常强大的过滤器。这可以通过大型串联电阻器进行，但这并不总是 个好的选择。输入线路上的大型串联电阻器将增加上述连接地线的阻抗。过压保护 器是一种更好的解决方案。这样的保护器有许多类型，它们大部分都充当快速齐纳 二极管。只要 I/O 线路电压在指定的限制内，它们将有很高的接地阻抗，但是当电 压太高时，将转换到很低的阻抗值。这样，瞬变就被很有效地短接到地。 3、电源、电源布线和去耦电容器 微控制器产品的 EMC 问题最普通的原因之一就是电源不够好。电源的正确和 足够的去耦对于稳定的微控制器表现，以及对于最大程度减少设备发出的噪音都是 非常关键的。看到 AVR 微控制器的数据表，人们可能被愚弄，以至于相信电源不 重要。设备具有很宽的电压范围，并且只吸收几毫安电源电流。但是，就像所有的 数字电路，电源电流是一个平均值。该电流在时钟边缘上以很短的峰值被拉制，而 且如果 I/O 端口线路转换，峰值甚至会更高。如果一个 I/O 端口的所有 8 条 I/O 线 路同时变化，电源线上的电流脉冲可能有几百 mA。如果 I/O 线中没有加载，脉冲 将只有几毫微秒(ns)。这种电流峰值不可能是通过长的电源线产生的，主要的来源 是（或应该是）去耦电容器。 电容器离微控制器太远，产生了很大的高电流环路。这里的电源和接地平面是 高电流环路的一部分。因此，噪音更容易传递到板上其它设备上，并且板上的辐射 散发甚至进一步增加。整个的接地平面，而不仅仅是高电流环路，将充平面（一般 为安装孔中的部件），而且去耦合电容器同样连接，那么将会是这样。如果集成电 路放在板的一边，电容器在另一边，那么带有表面安装部件的板同样也可以看到。 作为高流环路一部分的线路不是电源或接地平面一部分。这非常重要，因为不 这样，电源和接地平面将会散发很多噪音。 插入了一个串联电感器，来减少电源平面上的开关噪音。当然，电感器的电阻 值必须足够低，以保证将没有显著 DC 电压下降。 通常，电源和接地平面靠得很近的 AVR 设备（如 AT90S8515）具有更好的去 耦能力，这些设备的电源和接地引脚位于 DIP 封装的对角。这个缺点可以通过使用 TQFP 封装来克服，它允许把去耦电容器放置到离管芯很近的地方。对于具有多对 电源和接地引脚的设备，有必要使每一对引脚都具有自己的去耦电容器。 4、印刷电路板（PCB）布局和接地 44.1 电流环路和信号接地 电流只能在环路中流动。电源电流如此，信号电流同样如此。不幸的是，电流 环路将发出噪音， 而且环路越大，噪音越大。噪音还随着电流和频率的增加而增加。 大的环路更可能接收噪音。因此，环路应该尽可能保持得很小。这意味着每一条可 能发出或接收噪音的线路都应该有一可能靠近它的回路来接地。确保每一条噪音路 径有这样的一条回路的最好方法是在板上加上一个完全的接地平面。这样，环路区 域的长度将只是该路径的长度乘以该路径和接地平面之间的距离。这个区域通常比 通过对接地路线得到的区域小，因此，来自带有接地平面的电路板的噪音比来自没 有接地平面的电路板的噪音要少得多。 4.2 接地平面 在许多设计中，看起来接地平面被定义为”所有铜栅格不作他用，而只在某处 接地”。这不会是一个有效的接地平面。注意，对于高频信号，接地平面的回路将 恰好在轨道下面即便是这条路线比直接布线长。这是因为回路将总是最少阻抗的路 线，对于高频信号，这是具有最小环路线，而不是具有最低 DC 电阻的路线。对于 既包含数字电路又包含模拟电路的电路，接地平面可以划分为模拟接地平面和数字 接地平面。这将降低系统的模拟部分和数字部分之间的干扰。 4.3 电路板分区 系统分区也可以应用于单个印刷电路板（PCB）。系统的噪音部分，像开关模 式电源上的数字电路一样， 应该尽可能小， 以减少充当接收天线的电流环路的大小。 同样，系统的噪音部分应该尽可能远离敏感部件。记住，在这两种情况下，重要的 是降低电流环路的大小，而不是物理板的面积因此，应该避免在接地平面中布线以 节省空间，除非彻底的分析表明，其它信号的接地回路将不会受到影响。 4.4 单层板 由于其低廉的价格，单层板广泛用于许多商业应用。然而，从电磁兼容性(EM C)观点来看，它们是用起来条件最苛刻的板，因为板上不能包含接地层。这可能增 加对外部部件或屏蔽的需要，以得到 EMC 兼容性，特别是对于高时钟速度，更是 如此。单层板的布局将要求设计者具有非常好的电磁兼容性（EMC）设计技巧，因 为其布局很容易最终具有大型的充当天线的环路使用电线和条带来克服最糟糕的 布线问题一直是个好主意，但这项任务仍然要求苛刻。 4.5 双层板 5如果可能，其中的一层应该作为专用的接地平面，而且只用于本作用。如果信 号在接地平面中进行布线，这也许会干扰另一面的路径的回路。因此，这种布线将 要求对板上的每个路径进行详细分析，否则整个接地平面可能会浪费。在两层板上 设计接地平面而且仍然允许在两层上进行布线的一种方法是，设计一个如图 4 所示 的接地栅格。 这里每条路线在附近有一个接地回路，产生一个较小的环路。格子应该多大以 及轨道应该多宽，都取决于应用。较高电流和较高频率将要求较宽的轨道和较小的 格子。首先把路径放置后，就很难为它提供空间。如果要求，接地格栅的一部分可 以移到板的另一面，使布线更容易或为部件让出容易或为部件让出空间。但是删除 片断是“不合法”的。如果一个通路或路径必须移动，那么在格栅中放额外的，保证 所有格子一样大。接地格栅不象完全的、未破损的接地平面那样好，但是就像任何 其它信号一样，它比布线接地更好。设计类似接地平面的另一种方法是在板的双面 上有闲置的空格，并在需要处用通路连接接地平面。保证至少一个层被板上各部分 的接地平面盖住且使用足够的通路，这非常重要；这样，总体接地区域变得尽可能 完整。这种创建接地平面的方法也可以与前面描述的接地格栅结合使用。以一个接 地格栅开始， 然后布的其余部分，并用接地平面填满所有闲置区域。在这种情况下， 接地格栅中的一些通路可以在以后删除。对于既有模拟又有数字电路的混合信号 板，我们推荐对电路板的模拟部分使用未破损接地平面，因为这将为敏感模拟电路 提供更好的噪音免疫。 4.6 多层板 当使用三层或更多层时，就有必要用一个平面作为接地平面。如果使用四层或 以上， 我们还推荐使用一层作为电源层。这两个平面应该彼此靠近，放在板的中间， 以减少电源阻抗和环路区域。把电源和接地平面放在最外层来充当屏蔽并不是个好 主意。它并不会像预期的那样工作，因为高电流在接地平面中流动。屏蔽层将必须 是接地层的第二个对。 5、屏蔽 在某些情况下，不添加屏蔽而使得某个系统的噪音水平降得足够低，是不可能 的。在其它应用中，可以使用屏蔽，因为使用屏蔽要比通过其他手段降低噪音更容 易。取决于应用。屏蔽可以盖住整个系统或者只是最需要它的系统部分。如果在设 计中使用分区系统，那么决定哪个区需要屏蔽就很容易。在任何一种情况下，屏蔽 6必须完全闭合。屏蔽像一只密封的容器一样：好的就好像根本没有任何东西一样。 正如前面所描述的那样，进入或离开某个区的所有线路都需要进行过滤。没被过滤 的那根就像是水桶中的一个洞一样。它将导致泄漏。一个半封闭的接地屏蔽仍然可 以减少噪音。它将充当接地平面。减少环路天线的大小。普通的经验法则认为，任 何机械裂缝或洞的最大尺寸都应该小于噪音最小波长的 1/10th。在最大显著噪音频 率为 200MHz 的系统中，该波长是 150cm，并且裂缝应该不到 15cm。但是这样一 个洞将仍然会导致屏蔽有效性的洞必须小于最小波长的 1％，在这个例子中为 1.5c m。然而，也许结果显示，100％有效的屏蔽并不需要。在 I/O 和电源线上的过滤器 通常更重要。在许多应用中，高频率噪音（＞30MHz）占主导，使用金属屏蔽甚至 是没有必要的。在某些情况下，在塑料衬的内部的传导层就足够了。7电子产品电磁兼容性设计 电子、电气产品电磁兼容性设计的目的，是使电子、电气产品在预期的电磁环境 中能正常工作、 无性能降低或故障，而且具有对该电磁环境中的任何事物不构成电磁 骚扰的能力。 电子、 电气产品电磁兼容性设计的基本方法是指标分配和功能分块设计。 也就是说， 首先要根据有关标准和规范，把整个产品的电磁兼容性指标要求逐级分配 到各个功能块上，细分成产品级的、模块级的、电路级的和元器件级的指标；然后， 按照各级要实现的功能和电磁兼容性指标要求分别进行设计，采取一定的防护措施 等。做好电子、电气产品电磁兼容性设计需要注意以下八个问题： 一、必须在产品研制开发的初始阶段，同时进行电磁兼容性设计 经验证明， 对于一种产品， 如果在开发时解决电磁兼容性问题所需的费用定为 1， 那么，到定型时再解决，可能需要 10 倍的费用，到批量生产时需 100 倍，而如果到 用户使用后，发现问题时再解决，费用可能高达 1000 倍。这就是说，如果在产品研 制开发的初始阶段，同时进行电磁兼容性设计，就可以把 80％～90％的电磁兼容性 问题解决在设计定型之前。 如果等到生产或使用阶段再去解决，非但在技术上造成很 大难度，而且还会造成人力、财力的极大浪费。由此可见，对于任何一种产品，尽早 解决电磁兼容性问题是非常必要的。 二、芯片等有源器件的选用和印制电路板设计是关键 首先， 必须注意芯片等有源器件固有的敏感特性和电磁骚扰发射特性，芯片等有 源器件可以分为两类：调谐器件和基本频带器件。调谐器件起带通元件作用，其频率 特性包括： 中心频率、 带宽、 选择性和带外乱真响应。 基本频带器件起低通元件作用， 其频率特性包括：截止频率、通带特性、抑制斜率和乱真响应；除频率特性外，还有 输入阻抗特性、 输入端的平衡不平衡特性和敏感度特性。模拟器件的敏感度特性取决 于灵敏度和带宽； 数字器件的敏感度特性取决于直流噪声容限或噪声抗扰度。芯片等 有源器件有两种电磁骚扰发射源：传导骚扰源和辐射骚扰源。数字器件是一种最常见 的宽带骚扰源，其翻转时间或上升／下降时间越短，所占频谱越宽。瞬态地电流是传 导骚扰和辐射骚扰的初始源， 减小瞬态电流必须减小印制电路板接地阻抗和使用去耦 电容。为了控制印制电路板的差模辐射，需将信号线和回线紧靠在一起，减小信号路 径形成的环面积；为了控制共模辐射，可以使用接地栅网或接地平面，也可使用共模 扼流圈。 当然， 降低频率和信号电平， 增加信号的上升／下降时间、 合理选择接地点， 都是降低辐射的重要措施。 1其次，在设计印制电路板时，应优选多层板，将数字电路和模拟电路安排在不同 层内；电源层应靠近接地层，并在接地层下方；骚扰源应单独安排一层，并远离敏感 电路层。应注意，单面板虽然制造简单、装配方便，但只适用于一般电路要求，不适 用于高组装密度或复杂电路的场合；而双面板适用于只要求中等组装密度的场合。 印 制电路板设计的基本原则是：20―H 原则，H 是两层面的距离，即元、器件平面应比 接地层平面小 20 倍 H，才能减小辐射；2―W 原则，W 是导线宽度，即导线间距不 小于两倍导线宽度；导线应短、宽、均匀、直，如果转弯，应使用圆角；导线宽度不 要突变，导线不要突然拐角。为了进一步控制辐射，印制电路板布线时，应遵循以下 原则：信号线、电源线应尽可能靠近地线或回线，以减小差模辐射的环面积；各信号 线中间用地线隔开，有助于减小交扰；数字器件按逻辑速度分组，相对集中，减小耦 合，高频、高速器件要靠近印制板连接器；高电平电路应与敏感电路隔离等。 三、地线设计是最重要的设计，也是难度最大的一项设计 所谓“地”一般定义为电路或系统的零电位参考点，它可以是产品的金属外壳或 接地平面。 理想的接地平面应是零电阻的实体， 电流在接地平面中流过时应没有压降， 即各接地点之间没有电位差。 在实际产品内， 这种理想的接地平面或地线是不存在的。 任何地线既有电阻又有电抗，当有电流通过时，地线上必然产生压降。接地类型有悬 浮地、单点接地、多点接地、以及混合接地。悬浮地容易产生静电积累与静电放电， 很少采用。由于地线不是理想的零阻抗对于单元电路来说，最好是一点接地。多级电 路接地点应选在低电平电路的输入端，可减小地电位对电路的干扰。为防止多级小信 号放大器和高增益放大器自激，通常应对它们进行屏蔽。放大器屏蔽罩应一点接地， 其接地点应选在输出端地线上。 大型复杂的电子、电气产品中往往包含有多种电子线 路和各种电机、电器等元、部件，这时，地线应分组敷设。一般分为信号地线、噪声 地线、金属件地线和机壳地线等，即“四套法”，这是解决地线干扰行之有效的方法。 因此，大型复杂产品地线系统的设计可以按以下步骤进行： 1.分析产品内各类电气部件的骚扰特性； 2.分析产品内各电路单元的工作电平、信号种类和抗干扰能力； 3.将地线分类、划组； 4.画出总体布局图； 5.画出地线系统图。2由于两个不同的接地点之间存在地电压，电路多点接地、并且电路间有信号联系 时，将构成地环路。地电压将叠加在有用信号上一起加到负载端，所产生的干扰为差 模干扰。同时，外界电磁场也会在地环路中产生感应电动势，引起地电压，而产生差 模干扰。如果两电路间的信号传输用两根导线，则地电压将加到两根导线上，由于这 两根导线对地的阻抗不对称， 地电压在两导线上产生的共模电流大小不等，最后在负 载两端产生差模电压，这就是共模干扰。电子、电气产品中，因地环路引起的差模干 扰和共模干扰，即地环路干扰，是必须认真对待的严重问题。 由于电子、 电气产品总是采用具有一定面积的金属板， 例如机壳， 作为接地平面， 而这类接地平面两点之间存在一定阻抗，当有接地电流通过时，就会产生地电压，引 起地环路干扰。 接地电流产生的原因主要有： 两点接地或多点接地时， 形成接地回路， 由导电耦合引起接地电流； 由于电路元件与接地平面之间存在分布电容，由电容耦合 引起接地电流；当电路中的线圈靠近接地平面时，因电磁感应产生接地电流；当有辐 射骚扰照射到接地平面时，也会产生感应电动势而引起接地电流。因此，接地平面上 总是有地电压存在，如果叠加在有用信号上，就会造成干扰。为此，首先可将信号地 线与机壳地线绝缘， 使地环路阻抗大大增加， 将地电压的大部分都降在该绝缘电阻上， 加到导线上的那部分被大大减小了。其次，可以用平衡电路来代替不平衡电路，使信 号线和回流线对地阻抗是平衡的，地电压驱动的共模电流在两条线中是相等的，因而 在负载端没有差模干扰。此外，还可以用切断地环路的方法，抑制地环路干扰。如在 两个电路之间插入隔离变压器、共模扼流圈或光电耦合器等，均可取得良好的效果。 为了抑制共模干扰，还应在靠近连接器处，把印制电路板的接地层分割出一块， 作为专用的“干净”地。每条输入／输出线，包括信号线和回流线，都应分别并联去耦 电容，并接至“干净”地。使印制板上的共模电流在输出前就被去耦电容所旁路。 四、屏蔽技术用来抑制电磁骚扰沿着空间的传播 电磁骚扰沿空间的传播是以电磁场和电磁波的方式进行的， 通常可用金属材料或 磁性材料把所需屏蔽的区域包围起来，使屏蔽体内外的“场”相互隔离，就可切断电磁 骚扰的传播，实现屏蔽。对于屏蔽作用的评价可以用屏蔽效能来表示。屏蔽效能即未 加屏蔽前， 待测点的电场强度或磁场强度与加上屏蔽后，待测点的电场强度或磁场强 度之比值。 电场屏蔽是抑制电场骚扰源和敏感设备之间由于存在电场耦合而产生的干扰。 电 场屏蔽的必要条件是金属屏蔽体和接地。 3磁场屏蔽是抑制磁场骚扰源和敏感设备之间由于存在磁场耦合而产生的干扰。 不 同频率下，磁场屏蔽应采取不同的措施。在磁场频率比较低时，可用铁、硅钢片等铁 磁性材料，进行屏蔽。铁磁性材料的磁导率越大，屏蔽效能越高，屏蔽层的厚度增加 也会加大屏蔽效能。但增加单层屏蔽的厚度并不经济，最好采用多层屏蔽的方法。低 频磁场屏蔽的方法，在高频时由于铁磁性材料，磁导率下降和磁损增加而不适用。高 频磁场屏蔽可采用金属良导体，例如铜、铝等。当高频磁场穿过金属板时将产生很大 的涡流，涡流产生的反磁场会抵消原来的磁场。因此，屏蔽体的屏蔽效能与屏蔽体上 产生的涡流大小有关。此外，高频电流具有集肤效应，涡流只在金属表面流过，所以 金属薄层就能起到良好的高频磁场屏蔽作用。如果屏蔽体接地良好，还可以同时屏蔽 高频电场。 电磁场屏蔽用于抑制电磁骚扰源离敏感设备较远时， 通过电磁波耦合所产生的干 扰。 由于必须同时屏蔽电场和磁场， 应采用良导体材料。 电磁波入射到良导体表面时， 会产生反射和吸收，使电磁能量大大衰减，从而起到屏蔽作用。在高频时，以吸收损 耗为主，而在低频时以反射损耗为主，屏蔽效能随频率越高也越高。但由于良导体时 低频磁场的反射和吸收都很小，因此，只适用于高频电磁场和低频电场的屏蔽。 机箱的屏蔽材料一般采用铜板、铁板、铝板、镀锌铁板等，厚度约为 0.2～0.8 毫米。 如果采用工程塑料做机箱， 则需在塑料中掺入高电导率的金属粉而成为导电塑 料，或在其表面喷涂一层导电薄膜。实际机箱总有各种大小的孔、洞和缝隙，都可能 造成电磁波的严重泄漏。改善孔缝屏蔽的方法，可以采用导电衬垫、金属丝网、截止 波导管、截止波导通风板、导电玻璃视窗等。 屏蔽电缆是在绝缘导线外面再包一层金属薄膜，即屏蔽层。屏蔽层通常是铜丝或 铝丝编织网，或无缝铅铂，其厚度远大于集肤深度。屏蔽层的屏蔽效能主要不是因反 射和吸收所得到的，而是由屏蔽层接地所产生的。也就是说，屏蔽电缆的屏蔽层只有 在接地以后才能起到屏蔽作用。 例如，骚扰源电路的导线对敏感电路的单芯屏蔽线产 生的干扰是通过源导线与屏蔽线的屏蔽层间的耦合电容， 和屏蔽线的屏蔽层与芯线之 间的耦合电容实现的。如果把屏蔽层接地，则干扰也被短路至地，不能再耦合到芯线 上，屏蔽层起到了电场屏蔽的作用。但屏蔽电缆的磁场屏蔽则要求屏蔽层两端接地。 例如，当骚扰电流流过屏蔽线的芯线时，虽然屏蔽层与芯线间存在互感，但如果屏蔽 层不接地或只有一端接地，屏蔽层上将无电流通过，电流经接地平面返回源端，所以 屏蔽层不起作用，不会减少芯线的磁场辐射。如果屏蔽层两端接地，当频率较高时， 4可以证明， 芯线电流的回流几乎全部经由屏蔽层流回源端，屏蔽层外由芯线电流和屏 蔽层回流产生的磁场大小相等、方向相反，因而互相抵消，达到了屏蔽的目的。但如 果频率较低，则回流的大部分将流经接地平面返回，屏蔽层仍不能起到防磁作用。而 且，当频率虽高，但屏蔽层接地点之间存在地电压时，将在芯线和屏蔽层中产生共模 电流，而在负载端引起差模干扰。在这种情况下，需要采用双重屏蔽电缆或三轴式同 轴电缆方可解决问题。综上所述，对于低频电路，应单端接地，例如，信号源通过屏 蔽电缆与一公共端接地的放大器相连， 则屏蔽电缆的屏蔽层应直接接在放大器的公共 端；而当信号源的公共端接地，放大器不接地，则屏蔽电缆屏蔽层应直接接在信号源 的公共端。 对于高频电路， 屏蔽电缆的屏蔽层应双端接地， 如果电缆长于 1／20 波长， 则应每隔 1／10 波长距离接一次地。实现屏蔽层接地时，应使屏蔽电缆的屏蔽层和屏 蔽电缆连接器的金属外壳呈 360 度良好焊接或紧密压在一起， 电缆的芯线和连接器的 插针焊接在一起， 同时将连接器的金属外壳与屏蔽机壳紧密相连，使屏蔽电缆成为屏 蔽机箱的延伸。5产品内部的电磁兼容性设计 目前电子器材用于各类电子设备和系统仍然以印制电路板为主要装配方式。实 践证明，即使电路原理图设计正确，印制电路板设计不当，也会对电子设备的可靠 性产生不利影响。例如，如果印制板两条细平行线靠得很近，则会形成信号波形的 延迟，在传输线的终端形成反射噪声。因此，在设计印制电路板的时候，应注意采 用正确的方法。 一、地线设计 在电子设备中，接地是控制干扰的重要方法。如能将接地和屏蔽正确结合起来 使用，可解决大部分干扰问题。电子设备中地线结构大致有系统地、机壳地（屏蔽 地）、数字地（逻辑地）和模拟地等。在地线设计中应注意以下几点： 1.正确选择单点接地与多点接地 在低频电路中，信号的工作频率小于 1MHz，它的布线和器件间的电感影响较 小，而接地电路形成的环流对干扰影响较大，因而应采用一点接地。当信号工作频 率大于 10MHz 时，地线阻抗变得很大，此时应尽量降低地线阻抗，应采用就近多 点接地。当工作频率在 1～10MHz 时，如果采用一点接地，其地线长度不应超过波 长的 1/20，否则应采用多点接地法。 2.将数字电路与模拟电路分开 电路板上既有高速逻辑电路，又有线性电路，应使它们尽量分开，而两者的地 线不要相混，分别与电源端地线相连。要尽量加大线性电路的接地面积。 3.尽量加粗接地线 若接地线很细，接地电位则随电流的变化而变化，致使电子设备的定时信号电 平不稳，抗噪声性能变坏。因此应将接地线尽量加粗，使它能通过三位于印制电路 板的允许电流。如有可能，接地线的宽度应大于 3mm。 4.将接地线构成闭环路 设计只由数字电路组成的印制电路板的地线系统时，将接地线做成闭环路可以 明显的提高抗噪声能力。其原因在于：印制电路板上有很多集成电路元件，尤其遇 有耗电多的元件时，因受接地线粗细的限制，会在地结上产生较大的电位差，引起 抗噪声能力下降，若将接地结构成环路，则会缩小电位差值，提高电子设备的抗噪 声能力。 二、电磁兼容性设计 1电磁兼容性是指电子设备在各种电磁环境中仍能够协调、有效地进行工作的能 力。电磁兼容性设计的目的是使电子设备既能抑制各种外来的干扰，使电子设备在 特定的电磁环境中能够正常工作，同时又能减少电子设备本身对其它电子设备的电 磁干扰。 1.选择合理的导线宽度 由于瞬变电流在印制线条上所产生的冲击干扰主要是由印制导线的电感成分 造成的，因此应尽量减小印制导线的电感量。印制导线的电感量与其长度成正比， 与其宽度成反比，因而短而精的导线对抑制干扰是有利的。时钟引线、行驱动器或 总线驱动器的信号线常常载有大的瞬变电流，印制导线要尽可能地短。对于分立元 件电路，印制导线宽度在 1.5mm 左右时，即可完全满足要求；对于集成电路，印制 导线宽度可在 0.2～1.0mm 之间选择。 2.采用正确的布线策略 采用平等走线可以减少导线电感，但导线之间的互感和分布电容增加，如果布 局允许，最好采用井字形网状布线结构，具体做法是印制板的一面横向布线，另一 面纵向布线，然后在交叉孔处用金属化孔相连。 为了抑制印制板导线之间的串扰，在设计布线时应尽量避免长距离的平等走 线，尽可能拉开线与线之间的距离，信号线与地线及电源线尽可能不交叉。在一些 对干扰十分敏感的信号线之间设置一根接地的印制线，可以有效地抑制串扰。 为了避免高频信号通过印制导线时产生的电磁辐射，在印制电路板布线时，还 应注意以下几点： ●尽量减少印制导线的不连续性， 例如导线宽度不要突变， 导线的拐角应大于 9 0 度禁止环状走线等。 ●时钟信号引线最容易产生电磁辐射干扰，走线时应与地线回路相靠近，驱动 器应紧挨着连接器。 ●总线驱动器应紧挨其欲驱动的总线。对于那些离开印制电路板的引线，驱动 器应紧紧挨着连接器。 ●数据总线的布线应每两根信号线之间夹一根信号地线。最好是紧紧挨着最不 重要的地址引线放置地回路，因为后者常载有高频电流。 ●在印制板布置高速、中速和低速逻辑电路时，应按照选择的方式排列器件。 3.抑制反射干扰 2为了抑制出现在印制线条终端的反射干扰，除了特殊需要之外，应尽可能缩短 印制线的长度和采用慢速电路。必要时可加终端匹配，即在传输线的末端对地和电 源端各加接一个相同阻值的匹配电阻。根据经验，对一般速度较快的 TTL 电路，其 印制线条长于 10cm 以上时就应采用终端匹配措施。匹配电阻的阻值应根据集成电 路的输出驱动电流及吸收电流的最大值来决定。 三、去耦电容配置 在直流电源回路中，负载的变化会引起电源噪声。例如在数字电路中，当电路 从一个状态转换为另一种状态时，就会在电源线上产生一个很大的尖峰电流，形成 瞬变的噪声电压。配置去耦电容可以抑制因负载变化而产生的噪声，是印制电路板 的可靠性设计的一种常规做法，配置原则如下： ●电源输入端跨接一个 10～100uF 的电解电容器， 如果印制电路板的位置允许， 采用 100uF 以上的电解电容器的抗干扰效果会更好。 ●为每个集成电路芯片配置一个 0.01uF 的陶瓷电容器。如遇到印制电路板空间 小而装不下时，可每 4～10 个芯片配置一个 1～10uF 钽电解电容器，这种器件的高 频阻抗特别小，在 500kHz～20MHz 范围内阻抗小于 1Ω，而且漏电流很小（0.5uA 以下）。 ●对于噪声能力弱、关断时电流变化大的器件和 ROM、RAM 等存储型器件， 应在芯片的电源线（Vcc）和地线（GND）间直接接入去耦电容。 ●去耦电容的引线不能过长，特别是高频旁路电容不能带引线。 四、印制电路板的尺寸与器件的布置 印制电路板大小要适中， 过大时印制线条长， 阻抗增加，不仅抗噪声能力下降， 成本也高；过小，则散热不好，同时易受临近线条干扰。 在器件布置方面与其它逻辑电路一样，应把相互有关的器件尽量放得靠近些， 这样可以获得较好的抗噪声效果。时种发生器、晶振和 CPU 的时钟输入端都易产 生噪声，要相互靠近些。易产生噪声的器件、小电流电路、大电流电路等应尽量远 离逻辑电路，如有可能，应另做电路板，这一点十分重要。 五、热设计 从有利于散热的角度出发，印制版最好是直立安装，板与板之间的距离一般不 应小于 2cm，而且器件在印制版上的排列方式应遵循一定的规则：3对于采用自由对流空气冷却的设备，最好是将集成电路（或其它器件）按纵长 方式排列，对于采用强制空气冷却的设备，最好是将集成电路（或其它器件）按横 长方式排列。 同一块印制板上的器件应尽可能按其发热量大小及散热程度分区排列，发热量 小或耐热性差的器件（如小信号晶体管、小规模集成电路、电解电容等）放在冷却 气流的最上流（入口处），发热量大或耐热性好的器件（如功率晶体管、大规模集 成电路等）放在冷却气流最下游。 在水平方向上，大功率器件尽量靠近印制板边沿布置，以便缩短传热路径；在 垂直方向上，大功率器件尽量靠近印制板上方布置，以便减少这些器件工作时对其 它器件温度的影响。 对温度比较敏感的器件最好安置在温度最低的区域（如设备的底部），千万不 要将它放在发热器件的正上方，多个器件最好是在水平面上交错布局。 设备内印制板的散热主要依靠空气流动，所以在设计时要研究空气流动路径， 合理配置器件或印制电路板。空气流动时总是趋向于阻力小的地方流动，所以在印 制电路板上配置器件时，要避免在某个区域留有较大的空域。4印刷电路板的电磁兼容性设计 1 引言 电磁兼容（EMC）指的是一个产品和其他产品共存于特定的电磁环境中，而不 会引起其他产品或者自身性能下降或损坏的能力，即产品和其他产品能够“和平共 处”，彼此间的电磁干扰(EMI)不会影响产品的正常工作。引起电磁干扰的原因是 多方面的，主要可归结为过高的工作频率或不合理的布局布线。在高频化趋势不可 避免的情况下，一个好的 PCB 设计，应着重从元器件布局、时钟电路设计、电源 设计、接地设计、静电防护设计等方面进行综合考虑。 2 整体布局布线设计 2.1 整体布局 整体布局是 PCB 设计的第一步，合理的布局不但可以增加 PCB 的视觉美感， 还可以提高产品的电磁兼容水平，一般来说，器件的整体布局应遵循以下原则： (1) 围绕各功能电路的核心元件进行布局，保证各元器件沿同一方向整齐、紧 凑排列，易受干扰的元器件不能相邻布置，以防止信号间耦合； (2) 处理敏感信号的元件要远离电源、大功率器件等，并且不允许敏感信号线 穿过大功率器件， 热敏元件应远离发热元件， 温度敏感元件宜置于温度最低的区域； (3) 加大具有高电位差元器件之间的距离，防止它们放电而引发短路,并可在无 铅时代减少 CAF(Conductive Anodic Filament)发生的可能性。同时，高电压元器件 应尽量布设在调试时手不易触及的地方，并加以绝缘保护； (4) 对于高频电路，推荐采用菊花链布线或星形布线，并且高速数字信号应布 置在与地线相邻的信号层,并且信号线尽可能短； (5) 一个过孔会带来约 0.5pF 的分布电容[2],因此,减少过孔数量可显著提高运 行速度。 2.2 元器件的选择和布置 相比于分立元件,集成电路元器件具有密封性好、焊点少、失效率低的优点，应 优先选用。同时，选用信号斜率较慢的器件，可降低信号所产生的高频成分,充分使 用贴片元器件能缩短连线长度，降低阻抗,提高电磁兼容性。另外，应优先选用供应 渠道稳定的元器件，以确保生产加工的连续进行。1元器件布置时，首先按一定的方式分组，同组的放在一起，不相容的器件要分 开布置，以保证各元器件在空间上不相互干扰。另外，重量较大的元器件应采用支 架固定。 2.3 PCB 的选取和分层 印制板大小应适当，太大，成本增加；太小，散热困难，且相邻线间易串扰。 推荐的 PCB 形状为长宽比约 3：2 的矩形。 在时钟频率超过 5MHz 或上升时间小于 5ns 的高频电路[4]中，使用多层板能 大幅降低 PCB 体积和减小电环路面积，从而有效降低电磁干扰。PCB 分层时要确 保信号线有相邻完整的映像回流平面，同时，为方便电源解耦，电源层应紧邻地层 且在地层下面。根据以上原则，对于四层板，推荐的分层方法为：信号层、地层、 电源层、信号层。六层板推荐的分层方法是信号层、地层、信号层、电源层、地层、 信号层。 2.4 整体布线 PCB 布线总的原则是先布时钟、敏感信号线，再布高速信号线，最后布一般的 不重要信号线。布线时，在总的原则前提下，还需考虑以下细节： (1) 在多层板布线中，相邻层之间最好采用“井”字形网状结构； (2) 减少导线弯折，避免导线宽度突变，为防止特性阻抗变化，信号线拐角处 应设计成弧形或用 45 度折线连接； (3) PCB 板最外层导线或元器件离印制板边缘距离不小于 2mm， 不但可防止特 性阻抗变化，还有利于 PCB 装夹； (4) 对于必须铺设大面积铜箔的器件，建议用栅格状，并且通过过孔与地层相 连； (5) 短而细的导线能有效抑制干扰，但太小的线宽会增加导线电阻，导线的最 小宽度可视通过导线的最大电流而定，一般而言，对于厚度为 0.05mm，宽度为 1m m 铜箔允许的电流负荷为 1A。因此，1-1.5mm 的线宽完全可满足要求，对于小功 率数字集成电路，选用 0.2-0.5mm 线宽即可。同一 PCB 中，地线、电源线宽应大于 信号线； (6) 为减少辐射，利用静电屏蔽原理，对于敏感元件端头可采用如图（1）所示 的抗干扰保护环，并对保护环采用单点接地设计，不接地的保护环是起不到屏蔽作 用的。 2图 1 抗干扰保护环 3 传输线设计 端接匹配的好坏是传输线设计能否达到最佳性能的关键。只有当电路终端负载 等于特性阻抗时，传输的信号才会在远处被充分吸收，否则，部分信号将被反射回 来，造成逻辑混乱或失真。 当走线终端存在集总线型负载或单一元件时，选用串联电阻源端匹配可以使阻 尼振荡和反射效应达到最小。对于具有分布式负载的走线终端，选用并联电阻终端 匹配，可得到几乎不失真的波形。并联端接的缺点是消耗较多的功率，因此，对于 电池供电的便携式产品，应避免使用并联终端。 4 时钟部分设计 合理布局时钟系统是 EMC 设计的关键，不合理的时钟布局会导致 PCB 板不能 稳定工作。 在设计时钟系统时，时钟晶体和相关电路应与其他电路分开并布置在 PCB 的 中央位置，特别注意时钟发生器的位置尽量不要靠近对外的连接器。必要时在时钟 晶体下铺设地层，有利于散热并可将振荡器内部产生的射频电流泄放到地平面上。 时钟线和高速信号线尽量走内层，并夹在两个地平面层中间，以确保相邻完整的回 流路径。对于高频时钟布线，要求尽量减小传输线长度，降低传输线效应。 5 电源部分设计 不合理的电源布线会产生很大的噪声,引起产品性能下降。 在电源入口处的电源 线和地线之间跨接一个 10-100μF 的电容,可有效降低噪声干扰。 5.1. 电源去耦滤波设计 在每块集成电路芯片电源两端跨接一个 0.01-0.1μF 的去耦电容，能较大程度地 减小噪声，并能够减少跨板间的浪涌电流。在能够达到电流补偿目的的情况下，去 耦电容值越小越好，贴片电容引线电感小，应优先选用。3最有效的电源滤波方法是在交流电源的进线处安置滤波器，为避免导线相互耦 合或形成环路，滤波器的输入输出线应分别从 PCB 板的两边引出，而且使引线尽 可能短。 5.2 电源保护设计 电源保护设计包括过流保护、欠压报警、缓启动、过压保护等设计内容。PCB 板的电源部分也可以通过保险丝来实现过流保护，但为了避免保险丝熔断过程中 影响其他模块，还应该设计输入电压保持电容。为防止意外的瞬间过压损坏器件， 可以通过放电管、压敏电阻等保护器件在配电线路与地电位之间建立一个等电位， 以达到过压保护的目的。 6.接地设计 设备的接地方式主要有浮地、单点接地和多点接地三种。其中浮地容易产生静 电积累和静电放电，应慎重考虑。一般来讲，当电路工作在 1MHz 或更低频率范围 时，单点接地是最好的选择；当电路处于 10MHz 以上的较高频率时，电流返回路 径中的有限阻抗会导致出现不希望有的射频电流，应尽量选用多点接地。对于既有 数字电路又有模拟电路的 PCB， 要做好分地处理。 布置地线时， 地线应尽可能地粗， 使它至少能通过三倍于 PCB 板的允许电流，以提高抗噪声性能。如果用大面积覆 铜方式铺设地线，应尽量避免死铜现象，并将同一功能电路的覆铜用粗导线连在一 起，以保证地线质量，降低噪音。 由于带状电缆是非屏蔽性的，使用时最好信号线和地线一一对应，保证每一根 信号线都有一个单独的接地回路，这样公共阻抗的耦合将不存在，而且导线间的串 扰也将减至最小。值得注意的是无论使用何种电缆，都要求将其屏蔽层接地。 7 静电防护设计 静电放电的特点是高电位、低电荷、大电流和短时间，对 PCB 设计的静电防 护问题可从以下几方面进行考虑： (1) 尽量选择静电敏感等级高的元器件，抗静电能力差的敏感元件应远离静电 放电源。试验证明，每千伏静电电压的击穿距离约 1mm，因此，若将元器件同静电 放电源保持 16mm 距离，即可抵抗约 16kV 的静电电压； (2) 保证信号回流具有最短通路，有选择性的加入滤波电容和去耦电容，提高 信号线的静电放电免疫能力； (3) 采用保护器件如电压瞬态抑制二极管，对电路进行保护设计； 4(4) 相关人员在接触 PCB 时务必带上静电手环，避免人体电荷移动而导致静电 积累损伤。 8 信号完整性 信号完整性基本上是阻抗匹配的问题。它包括串扰，衰减振荡和反射等。其中 以衰减振荡最为明显。衰减振荡是由于明显的阻抗不匹配而产生的，附加串联电阻 或使用终端匹配的传输线，能极大的减小衰减振荡。 串扰是互容和互感共同作用的结果，串扰的幅度与传输线间的平行长度成正 比。在高密度复杂 PCB 设计中，完全避免串扰是不可能的，布线时对于不可避免 的平行部分，可以最大化平行走线的间隔或使走线最大可能的接近参考层，通过减 少耦合来降低串扰。 9 结束语 电磁兼容(EMC)是一门综合性的快速发展的学科，本文对 EMC 设计的探讨只是 概念性的。良好的 PCB 设计需要我们以 EMC 为原则，在设计初期就进行全盘考虑， 并在实践中不断的总结经验。5印刷电路板(PCB)的电磁兼容设计 1．引言 印刷电路板(PCB)是电子产品中电路元件和器件的支撑件，它提供电路元件和 器件之间的电气连接，它是各种电子设备最基本的组成部分，它的性能直接关系到 电子设备质量的好坏。随着信息化社会的发展，各种电子产品经常在一起工作，它 们之间的干扰越来越严重，所以，电磁兼容问题也就成为一个电子系统能否正常工 作的关键。同样，随着电于技术的发展，PCB 的密度越来越高，PCB 设计的好坏对 电路的干扰及抗干扰能力影响很大。要使电子电路获得最佳性能，除了元器件的选 择和电路设计之外，良好的 PCB 布线在电磁兼容性中也是一个非常重要的因素。 既然 PCB 是系统的固有成分，在 PCB 布线中增强电磁兼容性不会给产品的最 终完成带来附加费用。但是，在印制线路板设计中，产品设计师往往只注重提高密 度，减小占用空间，制作简单，或追求美观，布局均匀，忽视了线路布局对电磁兼 容性的影响，使大量的信号辐射到空间形成骚扰。一个拙劣的 PCB 布线能导致更 多的电磁兼容问题，而不是消除这些问题。在很多例子中，就算加上滤波器和元器 件也不能解决这些问题。到最后，不得不对整个板子重新布线。因此，在开始时养 成良好的 PCB 布线习惯是最省钱的办法。 一点需要注意，PCB 布线没有严格的规定，也没有能覆盖所有 PCB 布线的专 门的规则。大多数 PCB 布线受限于线路板的大小和覆铜板的层数。一些布线技术 可以应用于一种电路，却不能用于另外一种，这便主要依赖于布线工程师的经验。 然而还是有一些普遍的规则存在，下面将对其进行探讨。2．PCB 上元器件布局 首先，要考虑 PCB 尺寸大校 PCB 尺寸过大时，印制线条长，阻抗增加，抗噪 声能力下降，成本也增加；过小，则散热不好，且邻近线条易受干扰。在确定 PCB1尺寸后．再确定特殊元件的位置。最后，根据电路的功能单元，对电路的全部元器 件进行布局。 电子设备中数字电路。模拟电路以及电源电路的元件布局和布线其特点各不相 同，它们产生的干扰以及抑制干扰的方法不相同。此外高频。低频电路由于频率不 同，其干扰以及抑制干扰的方法也不相同。所以在元件布局时，应该将数字电路。 模拟电路以及电源电路分别放置，将高频电路与低频电路分开。有条件的应使之各 自隔离或单独做成一块电路板。此外，布局中还应特别注意强。弱信号的器件分布 及信号传输方向途径等问题。 在印制板布置高速。中速和低速逻辑电路时，应按照图 1－①的方式排列元器 件。 在元器件布置方面与其它逻辑电路一样，应把相互有关的器件尽量放得靠近 些，这样可以获得较好的抗噪声效果。元件在印刷线路板上排列的位置要充分考虑 抗电磁干扰问题。原则之一是各部件之间的引线要尽量短。在布局上，要把模拟信 号部分，高速数字电路部分，噪声源部分(如继电器，大电流开关等)这三部分合理 地分开，使相互间的信号耦合为最校如图 1－②所示。 时钟发生器。晶振和 CPU 的时钟输入端都易产生噪声，要相互靠近些。易产 生噪声的器件。小电流电路。大电流电路等应尽量远离逻辑电路。如有可能，应另 做电路板，这一点十分重要。 2.1 在确定特殊元件的位置时要遵守以下原则： (1)尽可能缩短高频元器件之间的连线， 设法减少它们的分布参数和相互间的电 磁干扰。易受干扰的元器件不能相互挨得太近，输入和输出元件应尽量远离。 (2)某些元器件或导线之间可能有较高的电位差，应加大它们之间的距离，以免 放电引出意外短路。带高电压的元器件应尽量布置在调试时手不易触及的地方。 (3)重量超过 15g 的元器件。应当用支架加以固定，然后焊接。那些又大又重。 发热量多的元器件，不宜装在印制板上，而应装在整机的机箱底板上，且应考虑散 热问题。热敏元件应远离发热元件。 (4)对于电位器。可调电感线圈。可变电容器。微动开关等可调元件的布局应考 虑整机的结构要求。若是机内调节，应放在印制板上方便于调节的地方；若是机外 调节，其位置要与调节旋钮在机箱面板上的位置相适应。 (5)应留出印制板定位孔及固定支架所占用的位置。 22.2 根据电路的功能单元对电路的全部元器件进行布局时，要符合以下原则： (1)按照电路的流程安排各个功能电路单元的位置，使布局便于信号流通，并使 信号尽可能保持一致的方向。 (2)以每个功能电路的核心元件为中心，围绕它来进行布局。元器件应均匀。整 齐。紧凑地排列在 PCB 上，尽量减少和缩短各元器件之间的引线和连接。 (3)在高频下工作的电路，要考虑元器件之间的分布参数。一般电路应尽可能使 元器件平行排列。这样，不但美观，而且装焊容易，易于批量生产。 (4)位于电路板边缘的元器件，离电路板边缘一般不小于 2mm。电路板的最佳 形状为矩形。长宽比为 3：2 或 4：3。电路板面尺寸大于 200x150mm 时，应考虑电 路板所受的机械强度。 2.3 PCB 元器件通用布局要求： 电路元件和信号通路的布局必须最大限度地减少无用信号的相互耦合： (1)低电子信号通道不能靠近高电平信号通道和无滤波的电源线， 包括能产生瞬 态过程的电路。 (2)将低电平的模拟电路和数字电路分开，避免模拟电路。数字电路和电源公共 回线产生公共阻抗耦合。 (3)高。中。低速逻辑电路在 PCB 上要用不同区域。 (4)安排电路时要使得信号线长度最短。 (5)保证相邻板之间。同一板相邻层面之间。同一层面相邻布线之间不能有过长 的平行信号线。 (6)电磁干扰(EMI)滤波器要尽可能靠近 EMI 源，并放在同一块线路板上。 (7)DC/DC 变换器。开关元件和整流器应尽可能靠近变压器放置，以使其导线 长度最短。 (8)尽可能靠近整流二极管放置调压元件和滤波电容器。 (9)印制板按频率和电流开关特性分区，噪声元件与非噪声元件要距离再远一 些。 (10)对噪声敏感的布线不要与大电流，高速开关线平行。 3．PCB 布线 3.1 印刷线路板与元器件的高频特性3一个 PCB 的构成是在垂直叠层上使用了一系列的层压。走线和预浸处理的多 层结构。在多层 PCB 中，设计者为了方便调试，会把信号线布在最外层。 PCB 上的布线是有阻抗。电容和电感特性的。 阻抗：布线的阻抗是由铜和横切面面积的重量决定的。例如，1 盎司铜则有 0. 49mΩ／单位面积的阻抗。 电容：布线的电容是由绝缘体(EoEr)电流到达的范围(A)以及走线间距(h)决定 的。 用等式表达为 C＝EoErA/h，Eo 是自由空间的介电常数(8.854pF/m)，Er 是 PCB 基体的相关介电常数（在 FR4 碾压板中该值为 4.7）。 电感：布线的电感平均分布在布线中，大约为 1nH/mm。 对于 1 盎司铜线来说，在 0.25mm(10mil)厚的 FR4 碾压板上，位于地线层上方 的 0.5mm(20mil)宽。20mm(800mil)长的线能产生 9.8mΩ 的阻抗，20nH 的电感以及 与地之间 1.66pF 的耦合电容。 在高频情况下，印刷线路板上的走线。过孔。电阻。电容。接插件的分布电感 与电容等不可忽略。电容的分布电感不可忽略，电感的分布电容不可忽略。电阻会 产生对高频信号的反射和吸收。走线的分布电容也会起作用。当走线长度大于噪声 频率相应波长的 1/20 时，就产生天线效应，噪声通过走线向外发射。 印刷线路板的过孔大约引起 0.5pF 的电容。一个集成电路本身的封装材料引入 2~6pF 电容。一个线路板上的接插件，有 520nH 的分布电感。一个双列直插的 24 引脚集成电路插座，引入 4~18nH 的分布电感。 这些小的分布参数对于运行在较低频率下的微控制器系统是可以忽略不计的； 而对于高速系统必须予以特别注意。 下面便是避免 PCB 布线分布参数影响而应该遵循的一般要求： (1)增大走线的间距以减少电容耦合的串扰； (2)平行地布电源线和地线以使 PCB 电容达到最佳； (3)将敏感的高频线布在远离高噪声电源线的地方以减少相互之间的耦合； (4)加宽电源线和地线以减少电源线和地线的阻抗。 3.2 分割 分割是指用物理上的分割来减少不同类型线之间的耦合，尤其是通过电源线和 地线的耦合。 4图 2 给出了用分割技术将 4 个不同类型的电路分割开的例子。在地线面，非金 属的沟用来隔离四个地线面。L 和 C 作为板子上的每一部分的过滤器，减少不同电 路电源面间的耦合。高速数字电路由于其更高的瞬时功率需求而要求放在靠近电源 入口处。接口电路可能会需要抗静电放电(ESD)和暂态抑制的器件或电路来提高其 电磁抗扰性，应独立分割区域。对于 L 和 C 来说，最好不同分割区域使用各自的 L 和 C，而不是用一个大的 L 和 C，因为这样它便可以为不同的电路提供不同的滤波 特性。3.3 基准面的射频电流抑制 不管是对多层 PCB 的基准接地层还是单层 PCB 的地线，电流的路径总是从负 载回到电源。返回通路的阻抗越低，PCB 的电磁兼容性能越好。由于流动在负载和 电源之间的射频电流的影响，长的返回通路将在彼此之间产生射频耦合，因此返回 通路应当尽可能的短，环路区域应当尽可能的短。 3.4 布线分离 布线分离的作用是将 PCB 同一层内相邻线路之间的串扰和噪声耦合最小化。 所有的信号（时钟，视频，音频，复位等等）在线与线、边沿到边沿间应在空 间上远离。为了进一步的减小电磁耦合，将基准地布放在关键信号附近或之间以隔 离其他信号线上产生的或信号线相互之间产生的耦合噪声。 3.5 电源线设计 根据印制线路板电流的大小，尽量加粗电源线宽度，减少环路电阻。同时。使 电源线。地线的走向和数据传递的方向一致，这样有助于增强抗噪声能力。 3.6 抑制反射干扰与终端匹配5为了抑制出现在印制线终端的反射干扰，除了特殊需要之外，应尽可能缩短印 制线的长度和采用慢速电路。必要时可加终端匹配。终端匹配方法比较多，常见终 端匹配方法见图 3 所示。根据经验，对一般速度较快的 TTL 电路，其印制线条长于 10cm 以上时就应采用终端匹配措施。匹配电阻的阻值应根据集成电路的输出驱动 电流及吸收电流的最大值来决定。时钟信号较多采用串联匹配，见图 4 所示。 3.7 保护与分流线路 在时钟电路中，局部去耦电容对于减少沿着电源干线的噪声传播有着非常重要 的作用。但是时钟线同样需要保护以免受其他电磁干扰源的干扰，否则，受扰时钟 信号将在电路的其他地方引起问题。 设置分流和保护线路是对关键信号(比如： 对在一个充满噪声的环境中的系统时 钟信号)进行隔离和保护的非常有效的方法。PCB 内的分流或者保护线路是沿着关 键信号的线路两边布放隔离保护线。保护线路不仅隔离了由其他信号线上产生的耦 合磁通，而且也将关键信号从与其他信号线的耦合中隔离开来。 分流线路和保护线路之间的不同之处在于分流线路不必两端端接(与地连接),但是 6保护线路的两端都必须连接到地。为了进一步的减少耦合，多层 PCB 中的保护线 路可以每隔一段就加上到地的通路。 3.8 局部电源和 IC 间的去耦 在直流电源回路中，负载的变化会引起电源噪声。例如在数字电路中，当电路 从一个状态转换为另一种状态时，就会在电源线上产生一个很大的尖峰电流，形成 瞬变的噪声电压。局部去耦能够减少沿着电源干线的噪声传播。连接着电源输入口 与 PCB 之间的大容量旁路电容起着一个低频骚扰滤波器的作用，同时作为一个电 能贮存器以满足突发的功率需求。此外，在每个 IC 的电源和地之间都应当有去耦 电容，这些去耦电容应该尽可能的接近 IC 引脚，这将有助于滤除 IC 的开关噪声。 配置去耦电容可以抑制因负载变化而产生的噪声，是印制线路板的可靠性设计 的一种常规做法，配置原则如下： (1)电源输入端跨接 10~100μF 的电解电容器。 如有可能， 100μF 以上的更好。 接 (2)原则上每个集成电路芯片都应布置一个 0.01μF 的瓷片电容，如遇印制板空 隙不够，可每 4~8 个芯片布置一个 1~10μF 的钽电容。这种器件的高频阻抗特别小， 在 500kHz～20MHz 范围内阻抗小于 1Ω，而且漏电流很小(0.5μA 以下)。最好不用 电解电容，电解电容是两层溥膜卷起来的，这种结构在高频时表现为电感。 (3)对于抗噪能力弱。关断时电源变化大的器件，如 RAM.ROM 存储器件，应 在芯片的电源线和地线之间直接接入高频退耦电容。 (4)电容引线不能太长，尤其是高频旁路电容不能有引线。 去耦电容值的选取并不严格，可按 C=1/f 计算：即 10MHz 取 0.1μF。对微控制 器构成的系统，取 0.1~0.01μF 之间都可以。好的高频去耦电容可以去除高到 1GHz 的高频成份。陶瓷片电容或多层陶瓷电容的高频特性较好。 此外，还应注意以下两点： (1)在印制板中有接触器。继电器。按钮等元件时，操作它们时均会产生较大火 花放电，必须采用 RC 吸收电路来吸收放电电流。一般 R 取 1~2kΩ，C 取 2.2~4.7μ F。 (2)CMOS 的输入阻抗很高，且易受感应，因此在使用时对不用端要通过电阻接 地或接正电源。73.9 布线技术 3.9.1 过孔 过孔一般被使用在多层印制线路板中。当是高速信号时，过孔产生 1 到 4nH 的 电感和 0.3 到 0.5pF 的电容。因此，当铺设高速信号通道时，过孔应该被保持绝对 的最少。对于高速的并行线（如地址和数据线），如果层的改变是不可避免，应该 确保每根信号线的过孔数一样。 3.9.2 45 度角的路径与过孔相似，直角的转弯路径应该被避免，因为它在内部的边缘能产生集中的 电常该场能耦合较强噪声到相邻路径，因此，当转动路径时全部的直角路径应该采 用 45 度。图 5 是 45 度路径的一般规则。 3.9.3 短截线 如图 6 所示短截线会产生反射，同时也潜在增加辐射天线的可能。虽然短截线 长度可能不是任何系统已知信号波长的四分之一整数，但是附带的辐射可能在短截 线上产生振荡。因此，避免在传送高频率和敏感的信号路径上使用短截线。 3.9.4 树型信号线排列 虽然树型排列适用于多个 PCB 印制线路板的地线连接，但它带有能产生多个 短截线的信号路径。因此，应该避免用树型排列高速和敏感的信号线。 3.9.5 辐射型信号线排列8辐射型信号排列通常有最短的路径，以及产生从源点到接收器的最小延迟，但 是这也能产生多个反射和辐射干扰，所以应该避免用辐射型排列高速和敏感信号 线。 3.9.6 不变的路径宽度 信号路径的宽度从驱动到负载应该是常数。改变路径宽度时路径阻抗（电阻、 电感和电容）会产生改变，从而产生反射和造成线路阻抗不平衡。所以最好保持路 径宽度不变。 3.9.7 洞和过孔密集 经过电源和地层的过孔的密集会在接近过孔的地方产生局部化的阻抗差异。这 个区域不仅成为信号活动的“热点”， 而且供电面在这点是高阻， 影响射频电流传递。 3.9.8 切分孔隙 与洞和过孔密集相同，电源层或地线层切分孔隙(即长洞或宽通道)会在电源层 和地层范围内产生不一致的区域，就象绝缘层一样减少他们的效力，也局部性地增 加了电源层和地层的阻抗。 3.9.9 接地金属化填充区 所有的金属化填充区应该被连接到地，否则，这些大的金属区域能充当辐射天 线。 3.9.10 最小化环面积 保持信号路径和它的地返回线紧靠在一起将有助于最小化地环，因而，也避免 了潜在的天线环。对于高速单端信号，有时如果信号路径没有沿着低阻的地层走， 地线回路可能也必须沿着信号路径流动来布置。 3.10 其它布线策略 采用平行走线可以减少导线电感，但导线之间的互感和分布电容会增加，如果 布局允许，电源线和地线最好采用井字形网状布线结构，具体做法是印制板的一面 横向布线，另一面纵向布线，然后在交叉孔处用金属化孔相连。 为了抑制印制板导线之间的串扰，在设计布线时应尽量避免长距离的平行走线，尽 可能拉开线与线之间的距离，信号线与地线及电源线尽可能不交叉。在一些对干扰 十分敏感的信号线之间设置一根接地的印制线，可以有效地抑制串扰。 3.10.1 为了避免高频信号通过印制导线时产生的电磁辐射，在印制线路板布线时， 需注意以下几点： 9(1)布线尽可能把同一输出电流而方向相反的信号利用平行布局方式来消除磁 场干扰。 (2)尽量减少印制导线的不连续性，例如导线宽度不要突变，导线的拐角应大于 90 度，禁止环状走线等。 (3)时钟信号引线最容易产生电磁辐射干扰，走线时应与地线回路相靠近。 (4)总线驱动器应紧挨其欲驱动的总线。对于那些离开印制线路板的引线，驱动 器应紧紧挨着连接器。 (5)由于瞬变电流在印制线条上所产生的冲击干扰主要是由印制导线的电感成 分造成的， 因此应尽量减小印制导线的电感量。 印制导线的电感量与其长度成正比， 与其宽度成反比，因而短而精的导线对抑制干扰是有利的。时钟引线。行驱动器或 总线驱动器的信号线常常载有大的瞬变电流，印制导线要尽可能短。对于分立元件 电路，印制导线宽度在 1.5mm 左右时，即可完全满足要求；对于集成电路，印制导 线宽度可在 0.2～1.0mm 之间选择。 (6)发热元件周围或大电流通过的引线尽量避免使用大面积铜箔，否则，长时间 受热时，易发生铜箔膨胀和脱落现象。必须用大面积铜箔时，最好用栅格状，这样 有利于排除铜箔与基板间粘合剂受热产生的挥发性气体。 (7)焊盘中心孔要比器件引线直径稍大一些。焊盘太大易形成虚焊。焊盘外径 D 一般不小于(d+1.2) mm,其中 d 为引线孔径。对高密度的数字电路，焊盘最小直径可 取(d+1.0)mm。 3.10.2 印刷线路板的布线还要注意以下问题： (1)专用零伏线，电源线的走线宽度≥1mm； (2)电源线和地线尽可能靠近，以便使分布线电流达到均衡； (3)要为模拟电路专门提供一根零伏线； (4)为减少线间串扰，必要时可增加印刷线条间距离； (5)有意安插一些零伏线作为线间隔离； (6)印刷电路的插头也要多安排一些零伏线作为线间隔离； (7)特别注意电流流通中的导线环路尺寸； (8)如有可能，在控制线(于印刷板上)的入口处加接 R-C 滤波器去耦，以便消除 传输中可能出现的干扰因素。 3.11 PCB 布线通用规则： 10在设计印制线路板时，应注意以下几点： (1)从减小辐射骚扰的角度出发，应尽量选用多层板，内层分别作电源层。地线 层，用以降低供电线路阻抗，抑制公共阻抗噪声，对信号线形成均匀的接地面，加 大信号线和接地面间的分布电容，抑制其向空间辐射的能力。 (2)电源线。 地线。 印制板走线对高频信号应保持低阻抗。 在频率很高的情况下， 电源线。地线。或印制板走线都会成为接收与发射骚扰的小天线。降低这种骚扰的 方法除了加滤波电容外，更值得重视的是减小电源线。地线及其他印制板走线本身 的高频阻抗。因此，各种印制板走线要短而粗，线条要均匀。 (3)电源线。地线及印制导线在印制板上的排列要恰当，尽量做到短而直，以减 小信号线与回线之间所形成的环路面积。 (4)时钟发生器尽量靠近到用该时钟的器件。 (5)石英晶体振荡器外壳要接地。 (6)用地线将时钟区圈起来，时钟线尽量短。 (7)印制板尽量使用 45°折线而不用 90°折线布线以减小高频信号对外的发射与 耦合。 (8)单面板和双面板用单点接电源和单点接地；电源线。地线尽量粗。 (9)I/O 驱动电路尽量靠近印刷板边的接插件，让其尽快离开印刷板。 (10)关键的线要尽量粗，并在两边加上保护地。高速线要短而直。 (11)元件引脚尽量短，去耦电容引脚尽量短，去耦电容最好使用无引线的贴片 电容。 (12)对 A/D 类器件，数字部分与模拟部分地线宁可统一也不要交叉。 (13)时钟。总线。片选信号要远离 I/O 线和接插件。 (14)模拟电压输入线。参考电压端要尽量远离数字电路信号线，特别是时钟。 (15)时钟线垂直于 I/O 线比平行 I/O 线干扰小，时钟元件引脚需远离 I/O 电缆。 (16)石英晶体下面以及对噪声敏感的器件下面不要走线。 (17)弱信号电路，低频电路周围不要形成电流环路。 (18)任何信号都不要形成环路，如不可避免，让环路区尽量短。 4．PCB 板的地线设计11在电子设备中，接地是控制干扰的重要方法。如能将接地和屏蔽正确结合起来 使用，可解决大部分干扰问题。电子设备中地线结构大致有系统地。机壳地（屏蔽 地）、数字地（逻辑地）和模拟地等。 在 PCB 板的地线设计中，接地技术既应用于多层 PCB，也应用于单层 PCB。 接地技术的目标是最小化接地阻抗，从此减少从电路返回到电源之间的接地回路的 电势。 (1)正确选择单点接地与多点接地 在低频电路中，信号的工作频率小于 1MHz，它的布线和器件间的电感影响较 小，而接地电路形成的环流对干扰影响较大，因而应采用一点接地。当信号工作频 率大于 10MHz 时，地线阻抗变得很大，此时应尽量降低地线阻抗，应采用就近多 点接地。当工作频率在 1~10MHz 时，如果采用一点接地，其地线长度不应超过波 长的 1/20， 否则应采用多点接地法。 高频电路宜采用多点串联接地， 地线应短而粗， 高频元件周围尽量布置栅格状大面积接地铜箔。 (2)将数字电路与模拟电路分开电路板上既有高速逻辑电路，又有线性电路，应 使它们尽量分开，而两者的地线不要相混，分别与电源端地线相连。要尽量加大线 性电路的接地面积。 (3)尽量加粗接地线 若接地线很细，接地电位则随电流的变化而变化，致使电子设备的定时信号电 平不稳，抗噪声性能变坏。因此应将接地线尽量加粗，使它能通过三倍于印制线路 板的允许电流。如有可能，接地线的宽度应大于 3mm。 (4)将接地线构成闭环路 设计只由数字电路组成的印制线路板的地线系统时，将接地线做成闭环路可以 明显的提高抗噪声能力。其原因在于：印制线路板上有很多集成电路元件，尤其遇 有耗电多的元件时，因受接地线粗细的限制，会在地结上产生较大的电位差，引起 抗噪声能力下降，若将接地结构成环路，则会缩小电位差值，提高电子设备的抗噪 声能力。 (5)当采用多层线路板设计时，可将其中一层作为“全地平面”，这样可减少接 地阻抗，同时又起到屏蔽作用。我们常常在印制板周边布一圈宽的地线，也是起着 同样的作用。 (6)单层 PCB 的接地线 12在单层(单面)PCB 中， 接地线的宽度应尽可能的宽， 且至少应为 1.5mm(60mil)。 由于在单层 PCB 上无法实现星形布线，因此跳线和地线宽度的改变应当保持为最 低，否则将引起线路阻抗与电感的变化。 (7)双层 PCB 的接地线 在双层（双面）PCB 中，对于数字电路优先使用地线栅格/点阵布线，这种布 线方式可以减少接地阻抗。接地回路和信号环路。像在单层 PCB 中那样，地线和 电源线的宽度最少应为 1.5mm。 另外的一种布局是将接地层放在一边，信号和电源线放于另一边。在这种布置 方式中将进一步减少接地回路和阻抗。此时，去耦电容可以放置在距离 IC 供电线 和接地层之间尽可能近的地方。 (8)PCB 电容 在多层板上，由分离电源面和地面的绝缘薄层产生了 PCB 电容。在单层板上， 电源线和地线的平行布放也将存在这种电容效应。 PCB 电容的一个优点是它具有非 常高的频率响应和均匀的分布在整个面或整条线上的低串连电感，它等效于一个均 匀分布在整个板上的去耦电容。没有任何一个单独的分立元件具有这个特性。 (9)高速电路与低速电路 布放高速电路和元件时应使其更接近接地面，而低速电路和元件应使其接近电 源面。 (10)地的铜填充 在某些模拟电路中，没有用到的电路板区域是由一个大的接地面来覆盖，以此 提供屏蔽和增加去耦能力。但是假如这片铜区是悬空的(比如它没有和地连接),那么 它可能表现为一个天线，并将导致电磁兼容问题。 (11)多层 PCB 中的接地面和电源面 在多层 PCB 中，推荐把电源面和接地面尽可能近的放置在相邻的层中，以便 在整个板上产生一个大的 PCB 电容。速度最快的关键信号应当临近接地面的一边， 非关键信号则布置靠近电源面。 (12)电源要求 当电路需要不止一个电源供给时，采用接地将每个电源分离开。但是在单层 P CB 中多点接地是不可能的。一种解决方法是把从一个电源中引出的电源线和地线 同其他的电源线和地线分隔开，这同样有助于避免电源之间的噪声耦合。 135．模拟数字混合线路板的设计如何降低数字信号和模拟信号间的相互干扰呢？ 有两个基本原则：第一个原则是尽可能减小电流环路的面积；第二个原则是系 统只采用一个参考面。相反，如果系统存在两个参考面，就可能形成一个偶极天线 （注：小型偶极天线的辐射大小与线的长度。流过的电流大小以及频率成正比）； 而如果信号不能通过尽可能小的环路返回，就可能形成一个大的环状天线（注：小 型环状天线的辐射大小与环路面积。 流过环路的电流大小以及频率的平方成正比） 。 在设计中要尽可能避免这两种情况。 有人建议将混合信号电路板上的数字地和模拟地分割开，这样能实现数字地和 模拟地之间的隔离。尽管这种方法可行，但是存在很多潜在的问题，在复杂的大型 系统中问题尤其突出。最关键的问题是不能跨越分割间隙布线，一旦跨越了分割间 隙布线，电磁辐射和信号串扰都会急剧增加。在 PCB 设计中最常见的问题就是信 号线跨越分割地或电源而产生 EMI 问题。 了解电流回流到地的路径和方式是优化混合信号电路板设计的关键。许多设计 工程师仅仅考虑信号电流从哪儿流过，而忽略了电流的具体路径。如果必须对地线 层进行分割，而且必须通过分割之间的间隙布线，可以先在被分割的地之间进行单 点连接，形成两个地之间的连接桥，然后通过该连接桥布线。这样，在每一个信号 线的下方都能够提供一个直接的电流回流路径，从而使形成的环路面积很校采用光 隔离器件或变压器也能实现信号跨越分割间隙。对于前者，跨越分割间隙的是光信 号；在采用变压器的情况下，跨越分割间隙的是磁常还有一种可行的办法是采用差 分信号：信号从一条线流入从另外一条信号线返回，这种情况下，不需要地作为回 流路径。 在实际工作中一般倾向于使用统一地，将 PCB 分区为模拟部分和数字部分。 模拟信号在电路板所有层的模拟区内布线，而数字信号在数字电路区内布线。在这 种情况下，数字信号返回电流不会流入到模拟信号的地。只有将数字信号布线在电 路板的模拟部分之上或者将模拟信号布线在电路板的数字部分之上时，才会出现数 字信号对模拟信号的干扰。出现这种问题并不是因为没有分割地，真正原因是数字 信号布线不适当。 在将 A/D 转换器的模拟地和数字地管脚连接在一起时，大多数的 A/D 转换器 厂商会建议： AGND 和 DGND 管脚通过最短的引线连接到同一个低阻抗的地上。 将 如果系统仅有一个 A/D 转换器，上面的问题就很容易解决。将地分割开，在 A/D 14转换器下面把模拟地和数字地部分连接在一起。采取该方法时，必须保证两个地之 间的连接桥宽度与 IC 等宽，并且任何信号线都不能跨越分割间隙。如果系统中 A/ D 转换器较多，例如 10 个 A/D 转换器怎样连接呢？如果在每一个 A/D 转换器的下 面都将模拟地和数字地连接在一起，则产生多点相连，模拟地和数字地之间的隔离 就毫无意义。而如果不这样连接，就违反了厂商的要求。 最好的办法是开始时就用统一地。将统一的地分为模拟部分和数字部分。这样 的布局布线既满足了 IC 器件厂商对模拟地和数字地管脚低阻抗连接的要求，同时 又不会形成环路天线或偶极天线而产生 EMC 问题。 混合信号 PCB 设计是一个复杂的过程，设计过程要注意以下几点： (1)PCB 分区为独立的模拟部分和数字部分。 (2)合适的元器件布局。 (3)A/D 转换器跨分区放置。 (4)不要对地进行分割。在电路板的模拟部分和数字部分下面敷设统一地。 (5)在电路板的所有层中，数字信号只能在电路板的数字部分布线；模拟信号只 能在电路板的模拟部分布线。 (6)实现模拟和数字电源分割。 (7)布线不能跨越分割电源面之间的间隙。 (8)必须跨越分割电源之间间隙的信号线要位于紧邻大面积地的布线层上。 (9)分析返回地电流实际流过的路径和方式。 (10)采用正确的布线规则。 6．PCB 设计时的电路措施 我们在设计电子线路时，比较多考虑的是产品的实际性能，而不会太多考虑产 品的电磁兼容特性和电磁骚扰的抑制及电磁抗干扰特性。用这样的电路原理图进行 PCB 的排板时为达到电磁兼容的目的，必须采取必要的电路措施，即在其电路原理 图的基础上增加必要的附加电路，以提高其产品的电磁兼容性能。实际 PCB 设计 中可采用以下电路措施： (1)可用在 PCB 走线上串接一个电阻的办法，降低控制信号线上下沿跳变速率。 (2)尽量为继电器等提供某种形式的阻尼(高频电容。反向二极管等)。 (3)对进入印制板的信号要加滤波，从高噪声区到低噪声区的信号也要加滤波， 同时用串终端电阻的办法，减小信号反射。 15(4)MCU 无用端要通过相应的匹配电阻接电源或接地。或定义成输出端，集成 电路上该接电源。地的端都要接，不要悬空。 (5)闲置不用的门电路输入端不要悬空，而是通过相应的匹配电阻接电源或接 地。闲置不用的运放正输入端接地，负输入端接输出端。 (6)为每个集成电路设一个高频去耦电容。 每个电解电容边上都要加一个小的高 频旁路电容。 (7)用大容量的钽电容或聚酯电容而不用电解电容作电路板上的充放电储能电 容。使用管状电容时，外壳要接地。 7．结束语 印制线路板是电子产品最基本的部件，也是绝大部分电子元器件的载体。当一 个产品的印制线路板设计完成后，可以说其核心电路的骚扰和抗扰特性就基本已经 确定下来了，要想再提高其电磁兼容特性，就只能通过接口电路的滤波和外壳的屏 蔽来“围追堵截”了，这样不但大大增加了产品的后续成本，也增加了产品的复杂程 度，降低了产品的可靠性。可以说一个好的印制线路板可以解决大部分的电磁骚扰 问题，只要同时在接口电路排板时增加适当瞬态抑制器件和滤波电路就可以同时解 决大部分抗扰度问题。 印制线路板的电磁兼容设计是一个技巧性很强的工作， 同时， 也需要大量的经验积累。 一个电磁兼容设计良好的印制板是一个完美的“工艺品”， 是无法抄袭和照搬的。但这并不是说我们的印制线路板就不必考虑产品的电磁兼容 性能，只有通过外围电路和外壳进行补救了。只要我们在 PCB 设计中能遵守本文 所罗列的设计规则，也可以解决大部分的电磁兼容问题，再通过少量的外围瞬态抑 制器件和滤波电路及适当的外壳屏蔽和正确的接地，就可以完成一个满足电磁兼容 要求的产品。若我们注意平时的经验和技术的积累和总结，最终我们也可以成为 P CB“工艺品”设计大师，设计出自己的 PCB“工艺极品”。16电磁兼容（EMC）设计秘籍 一、EMC 工程师必须具备的八大技能 EMC 工程师需要具备那些技能？从企业产品需要进行设计、 整改认证的过程看， EMC 工程师必须具备以下八大技能： 1、EMC 的基本测试项目以及测试过程掌握； 2、产品对应 EMC 的标准掌握； 3、产品的 EMC 整改定位思路掌握； 4、产品的各种认证流程掌握； 5、产品的硬件硬件知识，对电路（主控、接口）了解； 6、EMC 设计整改元器件（电容、磁珠、滤波器、电感、瞬态抑制器件等）使用 掌握； 7、产品结构屏蔽设计技能掌握； 8、对 EMC 设计如何介入产品各个研发阶段流程掌握。 二、EMC 常用元件介绍 共模电感 由于 EMC 所面临解决问题大多是共模干扰，因此共模电感也是我们常用的有力 元件之一！ 这里就给大家简单介绍一下共模电感的原理以及使用情况。共模电感是一 个以铁氧体为磁芯的共模干扰抑制器件，它由两个尺寸相同，匝数相同的线圈对称地 绕制在同一个铁氧体环形磁芯上，形成一个四端器件，要对于共模信号呈现出大电感 具有抑制作用， 而对于差模信号呈现出很小的漏电感几乎不起作用。原理是流过共模 电流时磁环中的磁通相互叠加， 从而具有相当大的电感量， 对共模电流起到抑制作用， 而当两线圈流过差模电流时，磁环中的磁通相互抵消，几乎没有电感量，所以差模电 流可以无衰减地通过。 因此共模电感在平衡线路中能有效地抑制共模干扰信号，而对 线路正常传输的差模信号无影响。共模电感在制作时应满足以下要求： 1）绕制在线圈磁芯上的导线要相互绝缘，以保证在瞬时过电压作用下线圈的匝 间不发生击穿短路。 2）当线圈流过瞬时大电流时，磁芯不要出现饱和。 3） 线圈中的磁芯应与线圈绝缘，以防止在瞬时过电压作用下两者之间发生击穿。 4）线圈应尽可能绕制单层，这样做可减小线圈的寄生电容，增强线圈对瞬时过 电压的而授能力。 1通常情况下，同时注意选择所需滤波的频段，共模阻抗越大越好，因此我们在选 择共模电感时需要看器件资料， 主要根据阻抗频率曲线选择。另外选择时注意考虑差 模阻抗对信号的影响，主要关注差模阻抗，特别注意高速端口。 磁珠 在产品数字电路 EMC 设计过程中，我们常常会使用到磁珠，那么磁珠滤波地原 理以及如何使用呢？ 铁氧体材料是铁镁合金或铁镍合金，这种材料具有很高的导磁率，他可以是电感 的线圈绕组之间在高频高阻的情况下产生的电容最小。 铁氧体材料通常在高频情况下 应用，因为在低频时他们主要程电感特性，使得线上的损耗很小。在高频情况下，他 们主要呈电抗特