ttl门电路实验报告输入端直接接地是高电平还是低电平

来源：蜘蛛抓取(WebSpider) 时间：2017-06-14 10:59 标签： ttl门电路多余输入端
下次自动登录
现在的位置:
& 综合 & 正文
CMOS和TTL集成门电路多余输入端如何处理？
CMOS和TTL集成门电路在实际使用时经常遇到这样一个问题，即输入端有多余的，如何正确处理这些多余的输入端才能使电路正常而稳定的工作？
一、CMOS门电路
CMOS 门电路一般是由MOS管构成，由于MOS管的栅极和其它各极间有绝缘层相隔，在直流状态下，栅极无电流，所以静态时栅极不取电流，输入电平与外接电阻无关。由于MOS管在电路中是一压控元件，基于这一特点，输入端信号易受外界干扰，所以在使用CMOS门电路时输入端特别注意不能悬空。在使用时应采用以下方法：
1、与门和与非门电路：由于与门电路的逻辑功能是输入信号只要有低电平，输出信号就为低电平，只有全部为高电平时，输出端才为高电平。而与非门电路的逻辑功能是输入信号只要有低电平，输出信号就是高电平，只有当输入信号全部为高电平时，输出信号才是低电平。所以某输入端输入电平为高电平时，对电路的逻辑功能并无影响，即其它使用的输入端与输出端之间仍具有与或者与非逻辑功能。这样对于CMOS与门、与非门电路的多余输入端就应采用高电平，即可通过限流电阻（500Ω）接电源。
2、或门、或非门电路：或门电路的逻辑功能是输入信号只要有高电平输出信号就为高电平，只有输入信号全部为低电平时，输出信号才为低电平。而或非门电路的逻辑功能是输入信号只要有高电平，输出信号就是低电平，只有当输入信号全部是低电平时输出信号才是高电平。这样当或门或者或非门电路某输入端的输入信号为低电平时并不影响门电路的逻辑功能。所以或门和或非门电路多余输入端的处理方法应是将多余输入端接低电平，即通过限流电阻（500Ω）接地。
二、TTL门电路
TTL门电路一般由晶体三极管电路构成。根据TTL电路的输入伏安特性可知，当输入电压小于阐值电压UTH，即输入低电平时输入电流比较大，一般在几百微安左右。当输入电压大于阈值电压UTH时，输入高电平时输入电流比较小，一般在几十微安左右。由于输入电流的存在，如果TT L门电路输入端串接有电阻，则会影响输入电压。其输入阻抗特性为：当输入电阻较低时，输入电压很小，随外接电阻的增加，输入电平增大，当输入电阻大于IKΩ时，输入电平就变为阈值电压UTH即为高电平，这样即使输入端不接高电平，输入电压也为高电平，影响了低电平的输入。所以对于TTL电路多余输入端的处理,应采用以下方法：
1、TTL与门和与非门电路：对于TTL与门电路，只要电路输入端有低电平输入，输出就是低电平。只有输入端全为高电平时，输出才为高电平。对于TTL与非门而言，只要电路输入端有低电平输入，输出就为高电平，只有输入端全部为高电平时，输出才为低电平。根据其逻辑功能，当某输入端外接高电平时对其逻辑功能无影响，根据这一特点应采用以下四种方法：（1）将多余输入端接高电平，即通过限流电阻与电源相连接；（2）根据TTL门电路的输入特性可知，当外接电阻为大电阻时，其输入电压为高电平，这样可以把多余的输入端悬空，此时输入端相当于外接高电平；（3）通过大电阻（大于1kΩ）到地，这也相当于输入端外接高电平；（4）当TTL门电路的工作速度不高，信号源驱动能力较强，多余输入端也可与使用的输入端并联使用。
2、TTL或门、或非门：对于下TTL或门电路，逻辑功能是只要输入端有高电平输出端就为高电平，只有输入端全部为低电平时，输出端才为低电平，TTL或非门电路，逻辑功能是只要输入端有高电平，输出端就为低电平，只有输入端全部为低电平时，输出才为高电平，根据上述逻辑功能，TTL或门、或非门电路多余输入端的处理应采用以下方法：（1）接低电平；（2）接地；（3）由TTL输入端的输入伏安特性可知，当输入端接小于IKΩ的电阻时输入端的电压很小，相当于接低电平，所以可以通过接小于IKΩ（500Ω）的电阻到地。
三、三态门之高阻态的理解
1、高阻态这是一个数字电路里常见的述语，指的是电路的一种输出状态，既不是高电平也不是低电平，如果高阻态再输入下一级电路的话，对下级电路无任何影响，和没接一样，如果用万用表测的话有可能是高电平也有可能是低电平，其电压值可以浮动在高低电平之间的任意数值上，随它后面所接的电路而定。
2、高阻态的实质：电路分析时高阻态可做开路理解。你可以把它看作输出（输入）电阻非常大，极限可以认为悬空（也就是说理论上高阻态不是悬空），它是对地或对电源电阻极大的状态。而实际应用上与引脚的悬空几乎是一样的。当门电路的输出上拉管导通而下拉管截止时，输出为高电平；反之就是低电平；如上拉管和下拉管都截止时，输出端就相当于浮空（没有电流流动），其电平随外部电平高低而定，即该门电路放弃对输出端电路的控制。
3、悬空（浮空，floating）：就是逻辑器件的输入引脚即不接高电平，也不接低电平。由于TTL逻辑器件的内部结构，当它输入引脚悬空时，相当于该引脚接了高电平。一般实际运用时，引脚不建议悬空，易受干扰。对于TTL或非门接地处理，对于TTL与非门可以悬空或接高电平。至于COMS不能悬空，那是因为COMS的栅极和衬底是被二氧化硅隔开，它比较脆弱，只能承受几百伏的电压，而静电能达到上千伏，COMS悬空时电压为VDD/2。
4、由于TTL集成电路的低电平驱动能力比高电平驱动能力大得多，所以常用低电平有效OC门输出的七段译码器来驱动。
&&&&推荐文章:
【上篇】【下篇】TTL与非门输入端悬空处置为什么相当于逻辑1电平-为什么TTL与非门悬空时相当于逻辑&1&qu..._经验分享网
你正在浏览： &>&
TTL与非门输入端悬空处置为什么相当于逻辑1电平
TTL与非门输入端悬空处置为什么相当于逻辑1电平
TL电路的输入端还可以悬空。输入端悬空处置为什么相当于逻辑1电平，但限于实验。你要是学过内部电路结构就知道了，或临时接，即不加电压，则使集电结导通了，输入端是三极管的多个发射极。真正的产品电路中是不允许悬空的，效果与在输入端加高电平相同，这主要是由TTL电路的输入端决定的，悬空时
TTL与非门中不用的输入端可如何处理……
空置的剩余门电路输入端要避免悬空,输入端悬空时,容易受干扰影响而造成芯片无必要的功耗,甚至会因为静电...在数字电路中TTL与非门的多余的输入端应如何处理?有几种方法?……
TTL与非门在使用时如果有多余端子不用一般不应悬空,有以下处理方式: 1.将其经1~3千欧电阻接正电...TTL与非门过剩的输入端有哪几种处理方法请简述之如题 谢谢了……
1、CMOS与非门电路过剩输入真个处理 与非门电路的逻辑功能是输入信号只要有低电平.输出信号就是高电...如果用TTL与非门做非门使用,则多余的输入端怎么处理……
1:将不用的输入端通过一个1K电阻接到VCC,即高电平。 2:将两个输入端并在一起,作为一个输入端使...TTL与非门中不用的输入端如何处理?各种处理的优缺点各是什么?……
不能,首先TTL的输入端悬空或接高电平都表示的是该输入端输入为1,那么无论别的输入端输入的是0还是1...数字电路TTL与非门输入端带负载的问题。如图……
TTL Logic level '0'低电平 在 0V 与 0.8V 之间; level '1' 高...TTL与非门电路,低高电平同时输入,怎么实现逻辑&与&的?……
由于二极管的钳位作用!TTL与非门悬空相当于输入什么电平,为什么?……
TTL与非门输入端悬空相当于输入高电平.因为此时输入端没电流流出,发射极电位等同与基极电位,为高电平...为什么说TTL与非门输入端接地时,在逻辑上都属于输入为零……
因为默认地表电势为0啊 像火线和零线 零线为什么接地呢 就是以地面为参考端呗 所以输入要为0 只需要...三输入ttl与非门输入端为低电平时,总输入电流为单个输入端的低电平输入电流的多少倍……
74LS10,最大输入低电平电流 - 0.4 mA,三输入端同时输入低电平,电流按3倍计算。
你可能感兴趣的内容？【图文】数字电路 第2章习题解答_百度文库
两大类热门资源免费畅读
续费一年阅读会员，立省24元！
评价文档：
数字电路 第2章习题解答
上传于|0|0|暂无简介
大小：985.00KB
登录百度文库，专享文档复制特权，财富值每天免费拿！
你可能喜欢TTL门当电源电压为 5V,输出高电平电压约为多少伏？输出的低电平电压约为多少伏？
全部答案（共1个回答）
基本正确，3.5V略低一些，因为逻辑器件的输入超过2V，就可以判定为高电平。
一般LS的IC高电平会低一些，一般在4~4.5V，而HC、HCT、CD系列的会比较...
你好,大博士是猴子.
翩翩：形容词词语，读音：piān piān；形容（生物）动作姿态（轻盈而优美）的连贯性，形容轻快地跳舞，也形容动物飞舞，也用于书面语中形容举止洒脱，仪态大方（多...
社会是一架机器，人们都是这个机器上的一个零件。社会和谐，人民幸福。社会污浊到一定程度，便发生改朝换代，或政变，是要死人的，好、坏人都死。用人惟亲，权力过分集中，...
要付出多少努力才能够取得成功呢？这是我们每个人都需要去寻找的答案。
答: 水溶性PVA纤维哪家有？
大家还关注
确定举报此问题
举报原因(必选)：
广告或垃圾信息
激进时政或意识形态话题
不雅词句或人身攻击
侵犯他人隐私
其它违法和不良信息
报告，这不是个问题
报告原因(必选)：
这不是个问题
这个问题分类似乎错了
这个不是我熟悉的地区

我要回帖

更多关于 ttl门电路多余输入端 的文章

 

随机推荐