基于HDL的组合逻辑电路实验
1. 学习使鼡ISE13.4软件生成一个新工程文件;
2. 学习使用HDL进行电路设计;
3. 学会编辑顶层文件和用户约束文件;
4. 熟悉仿真、综合、实现及FPGA配置等;
5. 熟悉在Basys2开发板上的简单外围设备的控制
1. 使用HDL设计一个新的逻辑功能:y=~(ab+cd)并验证。HDL源文件: