又称为集成逻辑电路。目前生產的各种数字集成电路最常用的可分为：

逻辑电路，即DTL集成电路；

管一晶体管逻辑电路即TTL集成电路；电流

逻辑电路，即CML集成电路其ΦDTL集成电路和TTL集成电路都属于饱和型逻辑电路，其特点是抗干扰能力强、功耗较低不足之处是开关速度较低，DTL约为50～200ns．TTL约为10～30ns而CML集成電路属于非饱和型逻辑电路，其特点与饱和型逻辑电路相反开关速度可达1～5n。数量级另外还有金属一氧化物一

逻辑电路，即MOS集成电路

　　数字集成电路按其逻辑功能的不同，可分为组合逻辑电路和时序逻辑电路两大类

　　什么是模拟集成电路？

　　模拟集成电路是對连续变化的模拟信号进行处理的一种集成电路模拟集成电路中的各种高、中、低频器、差等，均为线性电路；而各种、混频器、整流、检波和困数变换电

　　路均属于非线性电路。

　　由于自然界的大部分物理量都是模拟量因而模拟集成电路极广泛地应用于对各种模拟量的、变换、及控制系统，它能实现数字集成电路无法实现的各种功能但是模拟集成电路的通用性不如数字集成电路广，许多产品屬于专用性产品另外，受集成工艺技术的限制模拟集成电路仍有一定的局限性。

【正芯网--现货IC采购平台】

第7章组合逻辑电路,本章将介绍组匼逻辑电路的基本概念重点讲述组合逻辑电路的分析和设计方法。 首先介绍小规模集成电路（SSI）的分析和设计方法然后讲述常用中规模集成组件（MSI）的分析和设计方法，最后从物理概念上讨论了组合逻辑电路中产生竞争和冒险现象的原因和常用的消除方法,学 习 要 点 1.掌握组合逻辑电路的特点。 2.掌握小规模集成电路（SSI）的分析和设计方法并能熟练应用。 3.掌握常用中规模集成组件（MSI）编码器和译码器、数據分配器和数据选择器、数值比较器、加法器和奇偶校验电路的工作原理熟练掌握它们的逻辑功能及应用。 4.掌握用常用中规模集成组件實现组合逻辑电路的方法 5.了解组合逻辑电路产生竞争和冒险现象的原因，了解判断竞争冒险现象和消除竞争冒险现象的方法,7.1组合逻辑電路概述,在数字系统中，按照结构和逻辑功能的不同将数字逻辑电路分为两大类一类称作组合逻辑电路，另一类称作时序逻辑电路 组匼逻辑电路在电路结构上的特点是 ① 单纯由各类逻辑门组成，逻辑电路中不含存储元件； ② 逻辑电路的输入和输出之间没有反馈通路,多端输入、多端输出组合逻辑电路的原理框图如图7-1-1所示。,图7-1-1组合逻辑电路原理框图,图7-1-1中X1X2，Xn为输入逻辑变量；Z1，Z2，Zm为输出逻辑函数 输絀逻辑函数与输入逻辑变量之间的逻辑关系可表示为,7.2SSI构成的组合逻辑电路的分析和设计,1.2.1PN结的形成 1.2.2PN结的单向导电性 1.2.3温度对伏安特性的影响 1.2.4PN结嘚反向击穿 1.2.5PN结的电容效应,7.2.1组合逻辑电路的分析,1.组合逻辑电路的分析步骤,对于任何一个组合逻辑电路，分析的基本步骤如下 （1） 由给定的逻輯电路逐级写出各个输出端的逻辑表达式最后得到表示输出与输入关系的逻辑表达式； （2） 化简和变换逻辑表达式为最小项表达式； （3） 根据最小项表达式，列出真值表；,（4） 由真值表分析其执行的逻辑功能； （5） 评价原设计电路改进设计，寻找最佳设计方案 在实际進行电路分析时，由于电路的形式各种各样所以不必拘泥上述步骤，可以略去或颠倒其中的某些步骤,例7-2-1组合逻辑电路如图7-2-1所示，试分析该电路的逻辑功能并指出电路设计是否合理。 解按照组合逻辑电路的分析步骤进行分析 ① 由给定的逻辑电路逐级写出各个输出端的邏辑表达式，最后得到表示输出与输入关系的逻辑表达式,2.组合逻辑电路的分析举例,图7-2-1例7-2-1逻辑电路图,首先在各级门的输入端和输出端设置變量名称，然后从前级到后级逐级写出各级门的输出函数表达式如下,③ 列真值表 真值表如表7-2-1所示。,表7-2-1例7-2-1真值表,分析该表可知电路实现的邏辑功能是A、B、C 3个输入变量组合中出现偶数个“1”时输出函数Y为“1”，否则为“0”因此该组合电路是三输入偶校验电路。 ④ 对电路的評价 上述电路可用异或门或异或非门来实现，电路比较简单因为,图7-2-2例7-2-1改进电路图,其电路如图7-2-2所示。,例7-2-2试分析图7-2-3所示组合逻辑电路说奣电路的逻辑功能。,图7-2-3例7-2-2逻辑电路图,解该电路与例7-2-1不同是多输出函数。 ① 由组合逻辑电路写出各输出函数表达式,② 列真值表 真值表如表7-2-2所示。,表7-2-2例7-2-2真值表,由表中可以看出输入变量的一组取值，只能使一个输出端为“0”其余输出端均为“1”。 设低电平为输出的有效电岼每输入一组不同的代码，只有一个输出呈现有效状态这种功能也称为译码功能。 图7-2-3所示组合逻辑电路可实现译码功能,例7-2-3试分析图7-2-4所示组合逻辑电路，其中I0～I3是二进制数字信号A1、A0是控制信号，Y是输出信号 说明电路的逻辑功能。 解① 由组合逻辑电路写出输出函数表達式 ② 由图7-2-4可知输入变量A1、A0是控制信号，故可根据上述表达式列出在A1、A0信号控制之下电路的真值表如表7-2-3所示。,图7-2-4例7-2-3逻辑电路图,7.2.2组合逻輯电路的设计,本小节将首先讨论组合逻辑电路的基本设计方法然后通过实例说明用小规模集成门电路（SSI）设计组合逻辑电路的具体步骤。 使用中规模集成组件（MSI）设计组合逻辑电路的具体实例将在3.4节介绍,组合逻辑电路的设计方法，一般可按如下步骤进行 ① 对给出的逻輯设计问题，进行逻辑抽象 即从逻辑的角度来描述设计问题的因果关系，再根据因果关系确定输入变量和输出变量依据变量的状态进荇逻辑赋值，确定哪种状态用逻辑“0”表示哪种状态用逻辑“1”表示。,1.组合逻辑电路的基本设计方法,② 根据设计问题的逻辑抽象列出邏辑真值表。 ③ 根据真值表写出设计问题的逻辑函数表达式。 ④ 用SSI逻辑门实现组合逻辑设计时化简逻辑函数表达式，得到最简的逻辑函数表达式；用MSI集成组件实现组合逻辑设计时应该把逻辑函数表达式变换成与所用器件的逻辑函数式相同或类似的适当形式。 ⑤ 按最简戓适当形式的逻辑函数表达式画出逻辑电路图,上述组合逻辑电路的设计步骤，也可用图7-2-5所示的流程图来表示,图7-2-5组合逻辑电路设计流程圖,例7-2-4试用与非门设计一个组合逻辑电路，实现如下逻辑功能 只有当3个裁判（包括裁判长）或一个裁判长和另一个裁判认为杠铃已举起并苻合标准时，按下按键使灯亮（或铃响），表示此次举重成功否则，就表示举重失败,2.用SSI设计组合逻辑电路,解① 对给出的逻辑设计问題进行逻辑抽象。 设A、B、C 3个逻辑变量代表三位裁判A为裁判长，逻辑“1”表示按下按键逻辑“0”表示未按按键；Y1表示举重成功（灯亮、戓铃响），Y0表示举重失败（灯不亮或铃不响） ② 列出逻辑真值表。逻辑真值表如表7-2-4所示,表7-2-4例7-2-4真值表,⑤ 按上式画出所设计的逻辑电路图，如图7-2-6所示,图7-2-6例7-2-4逻辑电路图,例7-2-5设AA1A0 ，BB1B0均是两位二进制数设计一个判别AB的比较器，要求用逻辑门实现该电路 解若A＞B，有下列两种情况 ① 呮要A1＞B1则A＞B； ② 如果A1B1，只要A0＞B0则A＞B。 据此可得A＞B比较器的功能如表7-2-5所示 也可列出A1 、A0 、B1 、B0为输入，YA＞B为输出的真值表简化真值表后，也可得表7-2-5请读者自行完成。,表7-2-5例7-2-5功能表,图7-2-7例7-2-5卡诺图,图7-2-8例7-2-5逻辑电路图,7.3常用的中规模组合逻辑电路的分析,7.3.1编码器 7.3.2译码器 7.3.3数据分配器和数据選择器 7.3.4数值比较器 7.3.5算术运算电路 7.3.6奇偶校验器/发生器,数字系统中的逻辑问题是层出不穷的为解决这些逻辑问题而设计的逻辑电路也是无穷盡的。 然而其中有些逻辑电路会经常、大量地出现在各种数字系统中为了使用方便，这些逻辑电路被制成了中规模集成的标准化产品 夲节将讨论数字系统中经常使用到的几种组合部件，即编码器、译码器、数值分配器、数据选择器、数据比较器、算术运算电路和奇偶校驗器分析它们的逻辑功能和使用方法。,7.3.1编码器,1.二十进制编码器,二十进制编码器的逻辑功能是将十进制的十个数字（0～9）分别编成四位BCD 原理框图如图7-3-1所示。 由于编码的唯一性即某一时刻只能对一个输入信号编码，所以十个输入信号（I0～I9）中某一时刻只能有一个输入信號为低电平（设低电平为有效状态），其余均为高电平,图7-3-1二十进制编码器原理框图,表7-3-1 8421BCD码编码器的逻辑功能,由表7-3-1写出该编码器输出函数的邏辑表达式 根据上述编码器输出函数的逻辑表达式，得到如图7-3-2所示8421BCD编码器的逻辑电路 图中，I0输入端没有经过门电路因为当I0有效时，其怹输入端均为高电平编码器输出ABCD0000，即为I0的编码,图7-3-2二十进制编码器电路图,二进制编码器的逻辑功能是将2n个输入信号，编成n位二进制代码輸出 现以3位二进制编码器为例，分析二进制编码器的工作原理 用与非门组成的3位二进制编码器逻辑电路如图7-3-3所示。,2.二进制编码器,图7-3-3二進制编码器电路图,表7-3-2 3位二进制编码器的逻辑功能表,由功能表中可以看出每一组输出的二进制代码，唯一地对应一输入端的有效状态,这種当某一时刻有多个请求服务信号时，能识别请求信号优先级别并只对其中优先级别最高者进行编码的逻辑部件称为优先编码器。 图7-3-4所礻是3位二进制优先编码器74LS148的逻辑电路图及逻辑符号图,3.优先编码器,图7-3-474LS148的逻辑电路图及逻辑符号图,由上式列出3位二进制优先编码器74LS148的逻辑功能，如表7-3-3所示,表7-3-3 3位二进制优先编码器74LS148逻辑功能表,例7-3-1试用两片74LS148接成16线4线优先编码器，输出编码为原码形式 画出用两片74LS148接成16线4线优先编码器如图7-3-5所示。,图7-3-5用两片74LS148接成16线4线优先编码器,7.3.2译码器,译码是编码的逆过程它的逻辑功能是将每一组代码的含义“翻译”出来，即将每一组玳码译为一个特定的输出信号表示它原来所代表的信息 能完成译码功能的逻辑电路称为译码器。,二进制译码器的原理图如图7-3-6所示,1.二进淛译码器,图7-3-6二进制译码器原理框图,图7-3-7 74LS138的逻辑电路图和逻辑符号图,图7-3-7所示为由与非门组成的3线8线译码器74LS138的逻辑电路图和逻辑符号图。,由上式列出74LS138译码器的逻辑功能如表7-3-4所示,表7-3-474LS138译码器的逻辑功能表,例7-3-2试用两片74LS138接成4线16线译码器。 解由于74LS138只有3个代码输入端A2A1，A0 而4线16线译码器应有4個代码输入端，所以可以选用控制端作为第四个代码输入端A3 取片（1）和片（2）的S1作为第四个代码输入端A3，片（1）和片（2）的3个代码输入端A2A1，A0接在一起作为4线16线译码器的3个代码输入端A2A1，A0 同时使两片的 0，如图7-3-8所示,图7-3-8 3线8线译码器扩展的逻辑电路图,二十进制译码器的逻辑功能是将四位BCD的十组代码翻译成十组高、低电平输出信号，代表十进制数码 图7-3-9所示是二十进制译码器74LS42的逻辑电路图。 该译码器又称为4线10線译码器,2.二十进制译码器,图7-3-974LS42的逻辑电路图,根据图7-3-9写出译码器输出逻辑函数的逻辑表达式,由上式列出74LS42译码器的逻辑功能如表7-3-5所示。,表7-3-574LS42译码器的逻辑功能表,在数字系统中常常需要将某些数字或运算的结果显示出来。 数字显示电路通常由译码器、驱动器和显示器三部分组成 目前常用的显示器有半导体数码管和液晶显示器两种。 我们以半导体数码管为例介绍显示器的基本工作原理。 图7-3-10所示为半导体数码管的等效电路图和逻辑符号图,3.显示译码驱动器,图7-3-10半导体数码管的等效电路图及逻辑符号图,这种数码管的每个线段都是一个发光二极管（简称LED管），7个发光二极管排列为七段（a～g）组合字形逻辑符号如图7-3-10（b）所示，因此也称为LED数码管或LED七段显示器 常用的组合字形如图7-3-10（c）所礻。 图7-3-10（a）所示的七段发光二极管的阴极是连在一起的而七段发光二极管的阳极是独立的，属于共阴极类型 为了使用方便，也可将七段发光二极管的阳极连在一起构成共阳极类型。 图7-3-11所示为BCD～七段数字显示译码器74LS48的