本文首先介绍了74ls109引脚图及功能其次阐述了74ls109功能表、极限值,最后介绍了74ls109推荐工作条件以及静态特性和动态特性具体的跟随小编一起来了解一下。
74ls109为带预置和清除端的两组 J-K 触发器共有 54/74109 和 54/74LS109 两种线路结构型式,其主要电特性的典型值如下:
CLK1、CLK2———— 时钟输入端
J1、J2、K1、K2——— 数据输入端
CLR1、CLR2————直接复位端(低电平有效)
PR1、PR2——————直接置位端(低电平有效)
↑-低到高电平跳变
Q0-稳态输入建立前Q 的电平
/Q0-稳态输入建立前/Q 的电平
测试条件中的“最夶”和“最小”用推荐工作条件中的相应值
fmax-最大时钟频率
tPLH-输出由低到高电平传输延迟时间
tPHL-输出由高到低电平传输延迟時间