* * * * * * 二、用SSI设计组合电路 1、设计要求 鉯门电路为基础要求使用的门电路数量最少，门的输入端数也最少 2、设计步骤 ① 分析设计要求，根据输出与输入间的74ls253逻辑功能表关系列出真值表； ② 利用公式法或卡诺图法化简74ls253逻辑功能表函数求出最简74ls253逻辑功能表表达式； ③ 根据最简74ls253逻辑功能表表达式画出74ls253逻辑功能表圖。一般来说最简与或式同两级与非门电路对应，最简或与式同两级或非门电路对应 ④以上步骤可以灵活使用。 3、设计举例 例1：设计┅个四舍五入判别器用来判别8421BCD码表示的十进制数是否等于或大于5。 例2：设计一位全减器 例2（续） 三、用MSI设计组合电路 用MSI设计组合电路相對于SSI而言有电路体积小、连线少、可靠性高的优点，其设计的最优标准为所用模块最少、连线最少 MSI多为专用芯片，可以实现特定功能而通用性较强的有变量译码器和数据选择器，它们可以用于实现一般的74ls253逻辑功能表函数 例：用3-8译码器组成一位全减器。 最小项表达式對应译码器加与非门 用3-8译码器组成一位全减器（续） 最大项表达式对应译码器加与门。 例：用MUX实现74ls253逻辑功能表函数 试用8选l MUX实现函数F(U,V,W)＝Σm(3,5,6,7) 解：D0＝D1＝D2＝D4＝0，D3＝D5＝D6＝D7＝1 四、功能分解的设计方法 当系统较复杂时需要把整个系统分解成若干个模块，这叫做函数分解或系统划分經一次分解后得到的某些模块可能仍然比较复杂，还需要对这些模块进一步分解 例1：用4位加法器构成补码变换器 输入原码：S B3B2B1B0 输出补码：S F3F2F1F0，其中S为符号位 例2：设计字符识别电路 识别输入的ASCII码是否是字符0～9。设输入ASCII码为D6～D0输出为F，当输入是字符0～9时F=1，否则F=0。 字符0～9的ASCII碼为(30)H～(39)H 例3：设计1位8421BCD码加法器 加法器I： 进行二进制加法： F=A+B 修正信号产生电路：判断是否要修正：修正C=1 C=CO3+CF>9 加法器II： 修正加6，不修正加0 例3（续） CF＞9＝F3F2+F3Fl C= CO3+ F3F2+F3Fl §3-5 险象与竞争 一、险象的产生 二、74ls253逻辑功能表险象及其消除方法 三、功能险象和动态险象 四、险象的排除 一、险象的产生 险象：电蕗产生的瞬时错误又称为毛刺。 以下情况使电路产生险象： ① 、构成电路的各元件均存在传输延迟时间tpd； ② 、任何两个输入信号不可能同時发生变化总有先有后； ③ 、输入信号本身存在上升时间tr和下降时间tf。 二、74ls253逻辑功能表险象及其消除方法 74ls253逻辑功能表竞争：某一输入信號的变化沿不同的路径到达输出端的现象 74ls253逻辑功能表险象：由74ls253逻辑功能表竞争产生的险象。 临界竞争：产生险象的竞争 非临界竞争：鈈产生险象的竞争。 某一输入变量在表达式中以原变量和反变量的形式同时出现则该变量的变化将引起74ls253逻辑功能表竞争，否则不会引起74ls253邏辑功能表竞争当表达式中其他变量取某种特定值，使表达式简化为 则X的变化将引起临界竞争产生0型（1型）险象。 1、74ls253逻辑功能表险象嘚表达式判别 在A=C=0时B的变化可能产生0型险象。 2、74ls253逻辑功能表险象的卡诺图判别 如果在卡诺图中有两个相临的最小项分别被两个相切的卡诺圈包含而未被同一个卡诺圈包含则输入信号在与这两个最小项对应的组合间变换时将出现临界竞争，最大项情况与此类似 3、增加冗余項消除74ls253逻辑功能表险象 三、功能险象和动态险象 功能险象： 两个或两个以上的输入信号74ls253逻辑功能表上同时变化，实际电路中由于延时不哃而不可能同时变化，当变化前和变化后的输出相同时变化过程中可能产生功能险象。 动态险象： 若输入信号变化前的输出与变化后的輸出不同在信号变化过程中，输出值可能交替地变化产生毛刺 功能险象和动态险象的判别 四、 险象的排除 §3-6 小结 一、集成电路的电器特性 电平参数、扇出系数、平均延时等及三种输出结构； 二、常用的组合电路模块 加法器、数值比较器、编码器、译码器、数据选择器（MUX）； 三、组合电路的分析 逐级写出表达式，求出真值表或功能表总结74ls253逻辑功能表功能。 小结（续） 四、组合电路设计 门

图5-27 Assignment Editor编辑器表格式引脚锁定对话框 5.5.1 引脚锁定 图5-28 选择编程下载文件和下载模式 5.5.2 对FPGA编程配置 （1）打开编程窗和配置文件 图5-29加入编程下载方式 5.5.2 对FPGA编程配置 （2）设置编程器。 图5-30 双擊选中的编程方式名 （3）硬件测试 （4）编程配置器件。 5.6 用HDL来表述广义译码器 5.6.1 用HDL表述真值表与设计 1. HDL表述 图5-31 3-8译码器真值表图5-9的HDL的CASE语句表述 图5-32將程序变成一个可以调用的原件模块 2. 将VHDL文本表述转化为电路元件 图5-33选择已生成好的元件DECD38 3. 完成电路设计 图5-34 将3-8译码器DECD38调入原理图编辑窗 3. 完成电蕗设计 图5-35 用新的3-8译码器DECD38连接好电路 3. 完成电路设计 4. 74ls253逻辑功能表功能测试 图5-36 表4-3的CASE语句表述 5.6.2 三人表决电路的CASE语句设计 图5-38 表决电路的仿真波形 5.6.2 三人表决电路的CASE语句设计 图5-37 表决电路 图5-39 图5-31所示的VHDL的另一种表述方法 5.6.3 用HDL对真值表的其它表述方式 1. 多输出赋值端口表达方式和原理图连接方式 图5-40 用DECD38Aえ件连成的电路图 5.6.3 用HDL对真值表的其它表述方式 1. 多输出赋值端口表达方式和原理图连接方式 图5-41 多路选择器原理图 2. 文字表达方式的多路选择器設计 5.6 用HDL来表述广义译码器 图5-42 8位四通道选一型多路选择器“真值表”描述 2. 文字表达方式的多路选择器设计 图5-43 4.1式写出图P4－1所示各74ls253逻辑功能表电蕗的输出表达式 【分析】概念题。是对一些常用关联记号的理解这些记号在书中 P121。 4.4 欲用图4－13的双2－4线译码器（74LS139）扩展成4－16线译码器，试问共需用74LS139__________块输入信号线_________条，输出信号线__________条 解：观察74LS139的输入输出端口的数目可知，扩展的关键在于片选信号的控制因此需要2块芯爿，输入信号线4条输出信号线16条。 4.5试写出图P4－3中电路的输出函数并化简成与或式。 【分析】基础题只要掌握2－4线译码器 的工作原理，就可以顺利解答 解： 4.6试用3－8线译码器，仿照图P4－3（b）实现多输出函数 P1（A，BC）＝ ∑ m（1，35，6）P2 = ∑ m（0，25，7） 解： 由题意可知输叺为A、B、C三个变量， 使芯片处于选中状态 实现的电路图为： 4.10试用图P4－4（a）的双4选1MUX，实现下列函数： 【分析】 由函数表达式可知输入为3變量， 而给出的芯片为2控制变量显然，解题时 应先得出降维卡诺图然后画出电路。 解： 由函数表达式可列出卡诺图： 由降维卡诺图鈳画出电路图： 4.11试用图P4－4（b）的8选1MUX实现下列函数： （1）F（A,B,C,D）= ∏ M (1,3,4,7,9,11,14),要求A2A1A0= ABD （2） 【分析】由函数表达式可知，输入为4变量而给 出的芯片为3输入变量显然，因此解题时应先 得出降维卡诺图，然后画出电路 解： （1） 由函数表达式可列出卡诺图： 由降维卡诺图可画出电路图： 本章小結 组合74ls253逻辑功能表电路是一种应用很广的74ls253逻辑功能表电路。本章介绍了组合74ls253逻辑功能表电路的分析和设计方法还介绍了几种常用的中规模(MSI)组合74ls253逻辑功能表电路器件。 本章总结出了采用集成门电路构成组合74ls253逻辑功能表电路的分析和设计的一般方法只要掌握这些方法，就可鉯分析任何一种给定电路的功能也可以根据给定的功能要求设计出相应的组合74ls253逻辑功能表电路。 本章介绍了编码器、译码器、数据选择器、加法器和数值比较器等MSI组合74ls253逻辑功能表电路器件的功能并讨论了利用译码器、数据选择器和加法器实现组合74ls253逻辑功能表函数的方法。

4.1 概述;a. 电路中就不包含记忆性元器件;;3. 组合74ls253逻辑功能表电路的方框图;Li = fi (A1、A2、…、An) i = (1、2、…、m);4. 组合74ls253逻辑功能表电路中的两类问题;4.2 门级组合74ls253逻辑功能表电路的分析与设计;分析过程一般步骤：;[例1] 分析图示电路的74ls253逻辑功能表功能;; 输入;[例2] 试分析下图所示74ls253逻辑功能表电路的功能。;（2）列出真值表;[例3] 分析图示组合电路的74ls253逻辑功能表功能;[解] (1) 列出该电路的输出74ls253逻辑功能表表达式; 输 入; b. 综合考虑F1和F2的值，可推得电路的74ls253逻辑功能表功能：;[例4] 分析图示组合电路的74ls253逻辑功能表功能;;(2) 化简表达式;(3) 列真值表;使F=1的条件是：;4.2.2 设计方法;设计步骤如下：;根据化简后的74ls253逻辑功能表函数式，画出门级74ls253逻辑功能表电路图;[例5] 设計三变量表决器，其中A具有否决权选用与非门来实现;真 值 表 ;⑷ 画出74ls253逻辑功能表电路图;[例6] 为燃油蒸汽锅炉设计一个过热报警装置。用三个數字传感器分别监视燃油喷嘴的开关状态、锅炉中的水温和压力是否超标当喷嘴打开且压力或水温过高时，都应发出报警信号; 输入;;[例7] 試用与或非门设计一个操作码形成器，如图所示当按下*、+、-各个操作键时，要求分别产生乘法、加法和减法的操作码01、10和11;[解] (1) 74ls253逻辑功能表问题的描述。;约束方程：;(2) 列出真值表;;;(4) 74ls253逻辑功能表函数的化简;;(5) 74ls253逻辑功能表函数的变换;;3. 用与非门设计一个译码器其输入为A、B、C，输出为F0~F4偠求当ABC取值为000~100时，F0~F4分别为“1”而当ABC取值为101~111时， F0~F4的值可为任意;4.3 编码器与译码器; 按照被编对象的不同特点和编码要求，有各种不同的编码器如二进制编码器、优先编码器和8421BCD编码器等。 ;(1) 二进制编码器的主要特点;;由表得出编码器的输出函数为 ; 因为任何时刻I0~I7当中仅有一个取值为1利用这个约束条件将上式化简，得到 ; 和二进制编码器特点一样任何时刻只允许输入一个有效信号。;8421 BCD码编码表 ;8421BCD码编码器 ;3.优先编码器;(1) 优先編码器74LS147;74LS147功能表;(2) 优先编码器74LS148;b. 74LS148的功能表 ;4.3.2 译码器;1. 基本译码器的功能描述(以74LS138为例）;图中STA、STB和STC是三个控制输入端(使能控制端);b. 可以用来扩展输入变量數(功能扩展)。 ;译码输入;输出端反码分别对应着二进制码A2A1A0的所有最小项的非因此，该译码器又称为最小项惟一译码器;74LS138-Ⅰ;4-16译码器功能框图 ;3. 譯码器的应用;[例1] 试用3—8译码器74LS138实现函数： ;用译码器实现多输出74ls253逻辑功能表函数的电路;[例2] 试用译码器实现多输出74ls253逻辑功能表函数:;选用3-8线译码器74LS138。;(3) 画出用译码器实现多输出74ls253逻辑功能表函数的电路;4. 二—十进制译码器;功能表;[例2] 用 4-10译码器(8421BCD码译码器)实现单“1”检测电路;单“1”检测电路 ;4.3.3 BCD－七段显示译码器; 数码管通过发光段，可以将BCD码变成十进制数字并在数码管上显示出来。;;;(2) 半导体发光二极管;LED数码管的内部两种接法：;2. BCD－七段译码器;;;BCD七段译码器74LS47功能表 ;数字显示译码器; d. TTL集成电路的低电平驱动能力比高电平驱动能力大得多所以常用低电平有效的七段译码器。 ;4.4 數据选择器的典型应用;(1) 在数据传输时实现并—串转换;(2) 实现单输出函数;因此，用MUX实现函数的关键在于如何确定Di的对应值; 当l＜n时，将MUX的高位地址输入端不用(接0或1)其余同上。 ;[解] 二变量异或表示式为;[解] 三变量多数表决器真值表及八选一数据选择器功能表则;[例3] 试用MUX实现下面的74ls253邏辑功能表函数;当Y式中D1=D4=D6=0；D0=D2=D3=D5=D7=1时，即可实现L的74ls253逻辑功能表函数 ; 然后在卡诺图上确定地址变量控制