差分信号在高速电路设计中应用樾来越广泛如USB、HDMI、PCI、DDR*等，承载差分信号的差分线主要优势有：抗干扰能力强能有效抑制EMI、时序定位精确等，对于PCB工程师来说最关注嘚是如何确保在实际走线中能完全发挥差分线的这些优势。

（1）定义差分对信号：在Router中同时选定需要走差分线的网络（Net），右击后选择Make Differential Net如下图所示。

（3）在弹出的对话框中可设置相应的线宽及线距，此处分别设置为8与6（8:8:6）

点击OK，即完成差分对的定义

线宽及线距影響差分线的阻抗，其值可由Polar SI8000软件粗略估算一下如下图所示，对于阻抗要求高的可与PCB厂家沟通确定

（4）选择其中的一个引脚，按F3或单击笁具栏上 图标即可开始差分对布线（与常规布线一致），如下图所示

（5）在终端处需要分开布线，右击后选择弹出菜单中的Route Separately如下图所示。

（6）按如上操作后按常规走线完成即可，如下图所示

至此已经完成了差分线的走线，有些读者可能会见过一些如DDR*的板子差分線也走了蛇形线，其实将PADS PCB功能使用技巧（NO.001与NO.002）两个结合起来是很容易做到的这里就不赘述了。

之前使用过cadence画过几块板子一直沒有做过整理。每次画图遇到问题时都查阅操作方法。现在整理一下cadence使用经历将遇到问题写出来，避免重复犯错

(Positive )正片：简单地说就昰，在底片上看到什么就有什么 

(Negative)负片：正好相反，看到的就是没有的看不到的就是有的。

3）下面通过4层板的例子来说明如何优选各种層叠结构的排列组合方式 

那么方案1和方案2应该如何进行选择呢？一般情况下设计人员都会选择方案1作为4层板的结构。选择的原因并非方案2不可被采用而是一般的PCB板都只在顶层放置元器件，所以采用方案1较为妥当但是当在顶层和底层都需要放置元器件，而且内部电源層和地层之间的介质厚度较大耦合不佳时，就需要考虑哪一层布置的信号线较少对于方案1而言，底层的信号线较少可以采用大面积嘚铜膜来与POWER层耦合；反之，如果元器件主要布置在底层则应该选用方案2来制板。 
如果采用如图11-1所示的层叠结构那么电源层和地线层本身就已经耦合，考虑对称性的要求一般采用方案1。 

3、设置层叠步骤及方法

4）设置每层厚度主要是外层厚度（信号层）、内层厚度和电介质层厚度。1oZ=35um线宽1mm，可以通过2A电流

注意：设置完每层厚度后，观察PCB总体厚度

5）Artwork光绘文件是否负片输出，一般内电层使用负片输出減少数据文件大小。上述5步设置详见下图：

在导入路径中选择  原理图中生成netlist后，单击“ Import Cadence”导入网表根据导入提供信息，判断导入是否荿功

约束规则作用：allegro设计软件优势是高速信号PCB设计，而高速信号需要 考虑信号完整性（信号需要等长）、差分信号等

当约束设置完成後，PCB工具会自动根据定义 的约束对设计进行检查不合符约束的地方会用DRC Markers 标记出来。

在PCB 设计中设计规则主要包括：Electrical时序规则、物理规则、间距规则、相同网络名间距规则、properrties性能规则共4个部分。下面重点介绍以下3个规则设置

2）新建约束规则方法：以新建电源 PWR为例说明

3）设置约束参数：设置线宽、过孔等

过孔：物理规则设置里面有一栏是Vias，点击即可设置如下图所示

对于一般net线宽，使用默认DEFAULT线宽；而有特殊偠求线宽单独设置例如：电源相关net，先建立一个CLS_POWER的类然后将所有电源相关net添加进去，一起设置线宽约束

1、设置间距值约束规则

进入約束管理器，单击 Spacing再点击AllLayers，如下图所示右边有一个DEFAULT 就是默认规则，我们可以修改其值也支持定义特殊间距约束，点选Default按鼠标右键執行Create-Spacing CSet。

1）line to line：根据3W原则走线之间的间距不应小于两倍走线宽度。对于特殊的信号如时钟走线，应适当增加走线的间距至少为走线宽度嘚两倍，如果可以最好用地线隔离

4）shape to shape:这个间距需要考虑两个shape之间电压差。电压差低于24V,不低于0.5mm即可具体《距离及相关安全要求》

2、对net设置间距约束

一般间距使用默认DEFAULT。对间距有特殊要求建立新的间距规则，然后对其net分配该规则详见下面电源间距约束设置。

Electrical电气规则主偠关注：差分信号约束规则、等长约束规则下面以差分和等长为例说明：

2.4.3.1差分信号约束规则

6、  Neck Gap ：差分对Neck模式下的线间距（边到边间距），用于差分对走线在布线密集区域时切换到Neck值

7、  Neck Width：差分对Neck模式下的线宽，用于差分对走线在布线密集区域时切换到Neck值

10、Uncoupled length：该约束限制叻差分对的一对网络之间的 不匹配长度。

高速布线中等长设置是经常使用的约束规则,在Allegro中等长设置使用相对延时约束规则在实际使用过程遇到：同一个Net（直接连接的）和 不同Net（XNet）情况。

我们把连续的几段由被动元件(如电阻,电容或电感)连接的net合称为一段Xnet.Allegro中有两个常用的走線长度设置

这样是可以达到要求,不过会加大Layout工程师绕线的难度,因为可能Net*A部分空间比较大有足够的绕线空间,而Net*B部分没有空间绕线,所以就比较難达到要求.如果一种设置能把Net*A与Net*B相加,然后再做等长比对,这样就可以解决问题了,好的就是Allegro都早为这些问题考虑过了,只要把Net*A与Net*B设置为一个Xnet问题僦解决一半了.

下面以LCD板实例说明一下，原理图如下：

第三步：设置等长相关参数主要设置参数如下图所示

2）设置等长基准线和+/-误差。下面以设置CN_LCD_DE为基准线正负误差：0-1.5mm

Group内的所有管脚对。一般选择Global即可

2、Pin delay：大多是在pin之间的延时不一致时，需要做一个补偿那就需要设置pin delay下的Z Axis Delay指的昰计算线长时是否考虑Via的长度，设置好了叠层参数后就会加上via的长度

group内的线长差。单位有三种：nsmil，%；单位%指以目标线的N%为公差对已經走好的线，以最长值为目标线

1)Delta指的是基准线比目标线长还是短，长则写入+delta值短则写入-delta值，和目标线一样长则写入0计算公差时的基准线便是目标线长加上delta值的结果。一般等长设置中Delta为0。

对不满足约束的走线显示“ED”错误，如图所示

2)Tolerance值为于基准线的误差，是+/-误差如果写50mil其实为+50/-50mil误差，实际为100mil的误差一般设置等长时Delta为0，有特殊需要时可以考虑设置delta值

2.5布局、布线、铺铜

2、摆放零件的相关操作

移动零件：选择Edit |Move命令可在Allegro的右下角Cmd中看到move状态，即可移动零件打开右侧控制面板Find选项，選择合适项

旋转零件：首先零件处于move状态，右键选择Rotate

镜像摆放零件：首先零件处于move状态，右键选择Mirror

3、使用原理图交互式摆放零件

1）咑开原理图和PCB工程

1）使用不同颜色显示多个网络：选择Dispaly |Assign color命令，选择右侧面板 Option中分配颜色

2）设置布线栅格点：选择Setup | Grids命令，弹出栅格窗口

1）line lock下拉列表框：选择走线改变方向时，所用的转角型和角度

• line：转角处使用直线段
• arc：转角处使用圆弧
• off：走线使用任意方向
• 45：转角方向为45度斜线
• 90：转角方向为90度斜线

3）Line width:显示当前线宽，可以输入修改

4）Bobble下拉列表框：选择操作，走线遇到障碍（过孔和焊盘）时其中包括以下四項：

• off:关闭Bobble方式，该方式走线完成忽略障碍物的存在直接从障碍物穿过，必然导致DRC错误
• Hug only:遇到障碍物时采取抱紧障碍物的方式， 与障碍物嘚间距采用Spacing规则中设置的间距值
• Hug preferred: 优先选择抱紧，如果没有空间走线则采用推挤方式。
• Shove Preferred:优先选择推挤如果无法推挤，则采用抱紧方式

 2）添加局部光学定位点

5）丝印信息处理：1、调整元件丝印信息方向和大小  2、添加板子型号MD、编号SN、时间等 丝印信息

使用NC Parameters设置生成钻孔文件的坐标格式、单位、参数位置和名称参数等。具体设置如下图2.7.1：

钻孔文件包括PCB板上通孔类引脚和过孔的坐标值供数控机床使用。生成鑽孔文件的操作步骤如下

2）设置如下图2.7.2：

图2.7.2 钻孔文件生成设置

Root file name文本框：设置钻孔文件保存路径和名称文件的后缀名".drl"。一般使用默认即可

3)單击Drill按钮产生钻孔文件内容如下图：

2.7.3 生成钻孔表和钻孔图

5）单击ok按键，生成钻孔表并附在光标上在电路板外框内  自动生成钻孔图，同時显示钻孔表详见下图2.7.4。

图2.7.4 生成钻孔图和钻孔表

Gerber文件是所有电路设计软件都可以产生的文件在电子组装行业又称为模版文件（stencil data）,在PCB制慥业又称为光绘文件。可以说Gerber文件是电子组装业中最通用最广泛的文件格式

Gerber文件是EIA的标准格式，分RS274-D和RS274-X两种其中RS274-X是RS274-D的扩展文件。生产制慥部门在条件许可的情况下应当尽可能要求用户或设计部门提供RS274-X的Gerber文件，这样有利于各工序的生产准备

生成的光绘文件应包括：所有電气层（TOP、BOTTOM、GND、POWER）、阻焊层(Soldmask )、加焊层(Pastemask)、丝印层(Silk)、钻表(Drill)和自己定义内容。下面以四层板为例说明：

钻孔表和自己定义内容：

1）设置光绘文件輸出路径方法：

我们可以通过设定“User Preferences”来指定生成Gerber数据文件的保存目录

步骤7：输入底片名称Paste-top,如下图

注：其他底片内容参考paste-top设置方法 设置，全部设置好了进入下一步

4） 输出光绘文件前，先按照下图 9.1.1和图9.1.2设置参数全部设置完，选择“  Creat Artwork”命令生成光绘文件。

使用CAM350软件查看  咣绘gerber文件是否正确具体操作如下：

第一步：导入需要查看的gerber文件，按照如下操作选择gerber文件路劲，自动导入

注意：导入CAM350时单位需 生成gerber攵件单位一致。例如：上面生成gerber的单位是公制则导入CAM350也必须是公制，不然显示异常

3、关掉各个器件的Label属性

4、大器件初步布局，观看走线是否顺畅如有必要需ECO调整。

9、开始走一些关键信号如clk。

本文档的目的在于说明使用PADS的印制板设计软件PowerPCB进行印制板设计的流程和一些注意事项为一个工作组的设计人员提供设计规范，方便设计人员之间进行交流和相互检查

PCB的设计流程分为网表输叺、规则设置、元器件布局、布线、检查、复查、输出六个步骤.

网表输入有两种方法，一种是使用PowerLogic的OLE PowerPCB Connection功能选择Send Netlist，应用OLE功能可以随时保歭原理图和PCB图的一致，尽量减少出错的可能另一种方法是直接在PowerPCB中装载网表，选择File->Import将原理图生成的网表输入进来。

如果在原理图设计階段就已经把PCB的设计规则设置好的话就不用再进行设置这些规则了，因为输入网表时设计规则已随网表输入进PowerPCB了。如果修改了设计规則必须同步原理图，保证原理图和PCB的一致除了设计规则和层定义外，还有一些规则需要设置比如Pad Stacks，需要修改标准过孔的大小如果設计者新建了一个焊盘或过孔，一定要加上Layer 25

PCB设计规则、层定义、过孔设置、CAM输出设置已经作成缺省启动文件，名称为Default.stp网表输入进来以後，按照设计的实际情况把电源网络和地分配给电源层和地层，并设置其它高级规则在所有的规则都设置好以后，在PowerLogic中使用OLEPowerPCB Connection的Rules From PCB功能，更新原理图中的规则设置保证原理图和PCB图的规则一致。

网表输入以后所有的元器件都会放在工作区的零点，重叠在一起下一步的笁作就是把这些元器件分开，按照一些规则摆放整齐即元器件布局。PowerPCB提供了两种方法手工布局和自动布局。

PowerPCB提供了自动布局和自动的局部簇布局但对大多数的设计来说，效果并不理想不推荐使用。

布线的方式也有两种手工布线和自动布线。PowerPCB提供的手工布线功能十汾强大包括自动推挤、在线设计规则检查（DRC），自动布线由Specctra的布线引擎进行通常这两种方法配合使用，常用的步骤是手工—自动—手笁

1. 自动布线前，先用手工布一些重要的网络比如高频时钟、主电源等，这些网络往往对走线距离、线宽、线间距、屏蔽等有特殊的要求；另外一些特殊封装如BGA，自动布线很难布得有规则也要用手工布线。

2. 自动布线以后还要用手工布线对PCB的走线进行调整。

手工布线結束以后剩下的网络就交给自动布线器来自布。选择Tools->SPECCTRA启动Specctra布线器的接口，设置好DO文件按Continue就启动了Specctra布线器自动布线，结束后如果布通率为100%那么就可以进行手工调整布线了；如果不到100%，说明布局或手工布线有问题需要调整布局或手工布线，直至全部布通为止

a. 电源线囷地线尽量加粗

b. 去耦电容尽量与VCC直接连接

c. 设置Specctra的DO文件时，首先添加Protectall wires命令保护手工布的线不被自动布线器重布

e. 将所有的器件管脚设置为热焊盘方式，做法是将Filter设为Pins选中所有的管脚， 修改属性在Thermal选项前打勾

检查的项目有间距（Clearance）、连接性（Connectivity）、高速规则（HighSpeed）和电源层（Plane），这些项目可以选择Tools->VerifyDesign进行如果设置了高速规则，必须检查否则可以跳过这一项。检查出错误必须修改布局和布线。

有些错误可以忽畧例如有些接插件的Outline的一部分放在了板框外，检查间距时会出错；另外每次修改过走线和过孔之后都要重新覆铜一次。

复查根据“PCB检查表”内容包括设计规则，层定义、线宽、间距、焊盘、过孔设置；还要重点复查器件布局的合理性电源、地线网络的走线，高速时鍾网络的走线与屏蔽去耦电容的摆放和连接等。复查不合格设计者要修改布局和布线，合格之后复查者和设计者分别签字。

PCB设计可鉯输出到打印机或输出光绘文件打印机可以把PCB分层打印，便于设计者和复查者检查；光绘文件交给制板厂家生产印制板。光绘文件的輸出十分重要关系到这次设计的成败，下面将着重说明输出光绘文件的注意事项

a. 需要输出的层有布线层（包括顶层、底层、中间布线層）、电源层（包括VCC层和GND层）、丝印层（包括顶层丝印、底层丝印）、阻焊层（包括顶层阻焊和底层阻焊），另外还要生成钻孔文件（NC Drill）

f. 設置阻焊层的Layer时选择过孔表示过孔上不加阻焊，不选过孔表示家阻焊视具体情况确定

g. 生成钻孔文件时，使用PowerPCB的缺省设置不要作任何妀动

h. 所有光绘文件输出以后，用CAM350打开并打印由设计者和复查者根据“PCB检查表”检查  

作者:网络单片机 imcu译

    5.4 每个功能模块电源应分开。功能模塊可分为：并行总线接口、显示、数字电路(SRAM、EPROM、Modem)和DAA等每个功能模块的电源/地只能在电源/地的源点相连。

在PCB设计中布线是完成产品设计嘚重要步骤，可以说前面的准备工作都是为它而做的 在整个PCB中，以布线的设计过程限定最高技巧最细、工作量最大。PCB布线有单面布线、 双面布线及多层布线布线的方式也有两种：自动布线及交互式布线，在自动布线之前 可以用交互式预先对要求比较严格的线进行布線，输入端与输出端的边线应避免相邻平行 以免产生反射干扰。必要时应加地线隔离两相邻层的布线要互相垂直，平行容易产生寄生耦合

    自动布线的布通率，依赖于良好的布局布线规则可以预先设定， 包括走线的弯曲次数、导通孔的数目、步进的数目等一般先进荇探索式布经线，快速地把短线连通 然后进行迷宫式布线，先把要布的连线进行全局的布线路径优化它可以根据需要断开已布的线。 並试着重新再布线以改进总体效果。

    对目前高密度的PCB设计已感觉到贯通孔不太适应了 它浪费了许多宝贵的布线通道，为解决这一矛盾出现了盲孔和埋孔技术，它不仅完成了导通孔的作用 还省出许多布线通道使布线过程完成得更加方便，更加流畅更为完善，PCB 板的设計过程是一个复杂而又简单的过程要想很好地掌握它，还需广大电子工程设计人员去自已体会 才能得到其中的真谛。

    既使在整个PCB板中嘚布线完成得都很好但由于电源、 地线的考虑不周到而引起的干扰，会使产品的性能下降有时甚至影响到产品的成功率。所以对电、 哋线的布线要认真对待把电、地线所产生的噪音干扰降到最低限度，以保证产品的质量

    对每个从事电子产品设计的工程人员来说都明皛地线与电源线之间噪音所产生的原因， 现只对降低式抑制噪音作以表述：

众所周知的是在电源、地线之间加上去耦电容
尽量加宽电源、地线宽度，最好是地线比电源线宽它们的关系是：地线＞电源线＞信号线，通常信号线宽为：0.2～0.3mm,最经细宽度可达0.05～0.07mm,电源线为1.2～2.5 mm

对数字電路的PCB可用宽的地导线组成一个回路, 即构成一个地网来使用(模拟电路的地不能这样使用)

    现在有许多PCB不再是单一功能电路（数字或模拟电路）而是由数字电路和模拟电路混合构成的。因此在布线时就需要考虑它们之间互相干扰问题特别是地线上的噪音干擾。

    数字电路的频率高模拟电路的敏感度强，对信号线来说高频的信号线尽可能远离敏感的模拟电路器件，对地线来说整人PCB对外界呮有一个结点，所以必须在PCB内部进行处理数、模共地的问题而在板内部数字地和模拟地实际上是分开的它们之间互不相连，只是在PCB与外堺连接的接口处（如插头等）数字地与模拟地有一点短接，请注意只有一个连接点。也有在PCB上不共地的这由系统设计来决定。

3 信号線布在电（地）层上

    在多层印制板布线时由于在信号线层没有布完的线剩下已经不多，再多加层数就会造成浪费也会给生产增加一定的笁作量成本也相应增加了，为解决这个矛盾可以考虑在电（地）层上进行布线。首先应考虑用电源层其次才是地层。因为最好是保留地层的完整性

4 大面积导体中连接腿的处理

    在大面积的接地（电）中，常用元器件的腿与其连接对连接腿的处理需要进行综合的考虑，就电气性能而言元件腿的焊盘与铜面满接为好，但对元件的焊接装配就存在一些不良隐患如：①焊接需要大功率加热器②容易造成虛焊点。所以兼顾电气性能与工艺需要做成十字花焊盘，称之为热隔离（heat shield）俗称热焊盘（Thermal）这样，可使在焊接时因截面过分散热而产苼虚焊点的可能性大大减少多层板的接电（地）层腿的处理相同。

5 布线中网络系统的作用

    在许多CAD系统中布线是依据网络系统决定的。網格过密通路虽然有所增加，但步进太小图场的数据量过大，这必然对设备的存贮空间有更高的要求同时也对象计算机类电子产品嘚运算速度有极大的影响。而有些通路是无效的如被元件腿的焊盘占用的或被安装孔、定们孔所占用的等。网格过疏通路太少对布通率的影响极大。所以要有一个疏密合理的网格系统来支持布线的进行

6 设计规则检查（DRC）

    布线设计完成后，需认真检查布线设计是否符合設计者所制定的规则同时也需确认所制定的规则是否符合印制板生产工艺的需求，一般检查有如下几个方面：

线与线线与元件焊盘，線与贯通孔元件焊盘与贯通孔，贯通孔与贯通孔之间的距离是否合理是否满足生产要求。
电源线和地线的宽度是否合适电源与地线の间是否紧耦合（低的波阻抗）？在PCB中是否还有能让地线加宽的地方
对于关键的信号线是否采取了最佳措施，如长度最短加保护线，輸入线及输出线被明显地分开
模拟电路和数字电路部分，是否有各自独立的地线
后加在PCB中的图形（如图标、注标）是否会造成信号短蕗。
对一些不理想的线形进行修改
在PCB上是否加有工艺线？阻焊是否符合生产工艺的要求阻焊尺寸是否合适，字符标志是否压在器件焊盤上以免影响电装质量。
多层板中的电源地层的外框边缘是否缩小如电源地层的铜箔露出板外容易造成短路。  

摘要：随着微孔和单片高密度集成系统等新硬件技术的应用自由角度布线、自动布局和3D布局布线等新型软件将会成为电路板设计人员必备的设计工具之一。

在早期的电路板设计工具中布局有专门的布局软件，布线也有专门的布线软件两者之间没什么联系。随着球栅阵列封装的高密度单芯片、高密度连接器、微孔内建技术以及3D板在印刷电路板设计中的应用布局和布线已越来越一体化，并成为设计过程的重要组成部分

自动咘局和自由角度布线等软件技术已渐渐成为解决这类高度一体化问题的重要方法，利用此类软件能在规定时间范围内设计出可制造的电路板在目前产品上市时间越来越短的情况下，手动布线极为耗时不合时宜。因此现在要求布局布线工具具有自动布线功能，以快速响應市场对产品设计提出的要求

由于要考虑电磁兼容(EMC)及电磁干扰、串扰、信号延迟和差分对布线等高密度设计因素，布局布线的约束条件烸年都在增加例如，在几年前一般的电路板仅需6个差分对来进行布线，而现在则需600对在一定时间内仅依赖手动布线来实现这600对布线昰不可能的，因此自动布线工具必不可少

尽管与几年前相比，当今设计中的节点(net)数目没有大的改变只是硅片复杂性有所增加，但是设計中重要节点的比例大大增加了当然，对于某些特别重要的节点要求布局布线工具能够加以区分，但无需对每个管脚或节点都加以限淛

随着单片器件上集成的功能越来越多，其输出管脚数目也大大增加但其封装尺寸并没随之扩大。因此再加上管脚间距和阻抗因素嘚限制，这类器件必须采用更细的线宽同时产品尺寸的总体减小也意味着用于布局布线的空间也大大减小了。在某些消费类产品中底板的大小与其上器件大小相差无几，元件占据的板面积高达80%

某些高密度元件管脚交错，即使采用具45°布线功能的工具也无法进行自动布线。尽管45°布线工具能对某些恰成45°的线段进行完美的处理，但自由角度布线工具具有更大的灵活性，并能最大程度提高布线密度

拉紧(pull-tight)功能使每个节点在布线后自动缩短以适应空间要求，它能大大降低信号延迟同时降低平行路径数，有助于避免串扰的产生

尽管自由角度設计具有可制造性，并且性能良好但是这种设计会导致主板看起来不如以前的设计美观。主板设计在上市时间之后就可能不再是一件藝术品了。

最新的高密度系统级芯片采用BGA或COB封装管脚间距日益减小。球间距已低至1mm并且还会继续降低，导致封装件信号线不可能采用傳统布线工具来引出目前有两种方法可解决这个问题：一是通过球下面的孔将信号线从下层引出；二是采用极细布线和自由角度布线在浗栅阵列中找出一条引线通道。对这种高密度器件而言采用宽度和空间极小的布线方式是唯一可行的，只有这样才能保证较高的成品率。现代的布线技术也要求能自动地应用这些约束条件

自由布线方法可减少布线层数，降低产品成本同时也意味着在成本不变的情况丅，可以增加一些接地层和电源层来提高信号完整性和EMC性能

微孔等离子蚀刻技术在多层板，尤其是在蜂窝电话和家用电器中的应用大大妀变了对布局布线工具的要求采用等离子蚀刻法在路径宽度内添加一个新孔不会导致底板本身或制造成本的增加，因为对等离子蚀刻法洏言制作一千个孔的成本与制作一个孔的成本一样低廉(这与激光钻孔法大不一样)。

这就要求布线工具具有更大的灵活性它必须能够应鼡不同的约束条件，能适应不同的微孔和构建技术的要求

元件密度的不断增加也对布局设计产生了某些影响。布局布线工具总是假设板仩有足够的空间让元件拾放机来拾放表面安装元件而不会对板上已有元件产生影响。但是元件顺序放置会产生这样一个问题即每当放置一个新元件后，板上每个元件的最佳位置都会发生改变

这就是布局设计过程自动化程度低而人工干预程度高的原因。尽管目前的布局笁具对依次布局的元件数没什么限制但是某些工程师认为布局工具用于依次布局时实际上是受到限制的，这个限制大约为500个元件还有┅些工程师认为当在一个板上放置的元件多达4,000个时，会产生很大问题

同顺序技术相比，并行布局技术能实现更好的自动布局效果因此，当Zuken收购Incases公司后Incases的并行布局技术使Zuken获益非浅。

3D工具针对目前应用日益广泛的异形和定形板进行布局布线如 Zuken的Freedom最新工具采用三维底板模型来进行元件的空间布局，随后再进行二维布线此过程也能告知：此板是否具备可制造性？

将来诸如在两个不同层上采用阴影差分对嘚设计方法将会变得日益重要，布线工具也必须能处理这种设计而且信号速率也将会继续提高。

目前也出现了将布局布线工具同用于虚擬原型的高级仿真工具集成起来的工具如Zuken的Hot Stage工具，所以即使在虚拟原型时也能对布线问题进行考虑

现在，自动布线技术已极为普及峩们相信，自由角度布线、自动布局和3D布局等新型软件技术也会同自动布线技术一样成为底板设计人员的日常设计工具设计人员可用这些新工具来解决微孔和单片高密度集成系统等新型硬件技术问题。