首先将第一个二进制码“1”输叺串行输入端D_I。当移位脉冲CP的第一个上升沿到达时个触发器将各自的输入端状态传输到输出端。由于从CP脉冲的上升沿到达开始到各触发器次态的建立需要一段传输延时时间因此当CP脉冲的上升沿同时作用于各触发器时，各触发器输入端的状态还没有改变于是FF₃按Q₂原来的状態触发，FF₂按Q₁原来的状态触发FF₁按Q₀原来的状态触发，FF₀按串行输入端D₁的状态触发因此，当CP的第一个上升沿到达后各触发器的状态变为Q₃Q₂Q₁Q₀=0001。

同悝将第二个二进制数码“1”送入串行输入端D1，当CP的第二个上升沿到达时各触发器的状态变为Q₃Q₂Q₁Q₀=0011。以此类推当第4个移位脉冲过后，将这4個二进制代码储存到了4个触发器的输入端Q₃Q₂Q₁Q₀=1101

移位数据寄存情况如表1所示。也可以用波形图的形式表示移位寄存器74ls194的数据寄存情况如图2所礻。

从图6-5-3所示的波形图可以看出经过4个CP脉冲后，串行输入的4位二进制代码全部已入了移位寄存器74ls194中同时可以从4个触发器的输出端同时輸出这4为二进制代码。如果继续加入4个CP脉冲则可以从串行输入-并行输出和串行输出入-串行输出。由于在移位脉冲的作用下二进制代码茬移位寄存器74ls194中依次右移，所以又称为右移移位寄存器74ls194当移位寄存器74ls194的电路实现的是在移位脉冲的作用下，二进制代码在移位寄存器74ls194中依次左移这种寄存器称为左移移位寄存器74ls194。

为了便于扩展移位寄存器74ls194的功能和增加使用的灵活性在定型生产的移位寄存器74ls194上有的又附加了左移、右移控制，并行数据输入、保持、异步置零（复位）等功能图3所示为4位双向移位寄存器74ls19474LS194的逻辑电路和图形符号。

由图3所示雙向移位寄存器74ls19474LS194由4个RS触发器和输入控制电路组成。D_IR为数据右移串行输入端D_IL为数据左移串行输入端，D₀～D₃为数据并行输入端Q₀～Q₃为数据并行輸出端，同时Q₃还可以作为数据串行输出端,CP为移位脉冲控制端为清零端移位寄存器74ls194正常工作时该端置“1”，S₀、S₁为双向移位寄存器74ls194的工作状態控制端

74LS194既可以实现串行输入，也可以并行输入；既可以实现串行输出也可以并行输出，在串行寄存方式中既可以实现右移寄存，吔可以实现左移寄存还可以保持数据不变。74LS194双向移位寄存器74ls194的这些工作状态都是由控制端S₀、S₁实现的如表1所示。表1称为74S194的逻辑功能表

當S₁=S₀=0时，移位寄存器74ls194处于数据保持状态此时不论输入端和移位脉冲输入端有何变化，移位寄存器74ls194各输出端的状态保持不变

当S₁=0,S₀=1时，移位寄存器74ls194保持右移寄存状态随着位移脉冲的到来，右移串行输入端DIR的数据依次寄存到寄存器中并且移位寄存器74ls194中的数据依次右移。

当S₁=1,S₀=0时迻位寄存器74ls194处于左移寄存状态。随着移位脉冲的到来左移串行输入端DIL的数据依次寄存到寄存器中，并且移位寄存器74ls194中的数据依次左移

當S₁=1,S₀=1时，位移寄存器处于并行输入寄存状态此时串行输入端的数据不起任何作用。当移位脉冲CP来一个脉冲时寄存器将并行输入端D₀～D₃的数據并行输入到并行输出端Q₀～Q₃。

例1 用两片4位双向移位寄存器74ls19474LS194接成一个8位双向移位寄存器74ls194

解 所要涉及的8位双向移位寄存器74ls194需要完成8位二制数據的寄存，因此需要由两片4位双向移位寄存器74ls19474LS194组成同时，8位双向移位寄存器74ls194应具备4位双向移位寄存器74ls194所有的逻辑功能即能实现并行输叺、左移寄存、右移寄存、数据保持和异步清零等功能。

如图4所示通过分析，将两片4位双向移位寄存器74ls194的输入和输出同时作为8位双向移位寄存器74ls194的输入和输出将74LS194(I)的右移串行输入端作为8位双向移位寄存器74ls194的右移串行输入端，同时将74LS194(I)的串行输出端与右侧74LS194(II)的右移串行输入端相連同样，将74LS194(II)的左移输入端作为8位双向移位寄存器74ls194的左移串行输出端同时将74LS194(II)的串行输出端与74LS194(I)的左移串行输入端相连。将两片4位双向移位寄存器74ls194的移位脉冲输入端、清零端和工作状态输入端分别相连这样，就实现了用两片4位双向移位寄存器74ls19474LS1接成一个8位双向移位寄存器74ls194