一、填空题（每空1分，共24分） ................................................................................................................................................................. 1
二、判断题（每小题1.5分，共9分） ............................................................................................................................................................ 1
三、简答题（每小题4分，共28分） ............................................................................................................................................................. 2
四、计算题（每小题5分，共10分） ............................................................................................................................................................. 4
五、综合题（共9分）....................................................................................................................................................................................... 5
一、 填空题（每空1分，共24分）
1. 制作电阻分压器共需要三次光刻，分别是
电阻薄膜层光刻、
高层绝缘层光刻
互连金属层光刻。
2. 3. 晶体中的缺陷包括、、等四种。
4. 高纯硅制备过程为→
5. 直拉法单晶生长过程包括
6. 提拉出合格的单晶硅棒后，还要经过、片。
7. 常规的硅材料抛光方式有：抛光等。
8. 热氧化制备SiO2的方法可分为四种，包括
干氧氧化 、
水蒸汽氧化
湿氧氧化 、
氢氧合成氧化
9. 硅平面工艺中高温氧化生成的非本征无定性二氧化硅对 、砷（As）、锑（Sb）等元素具有
10. 在SiO2内和Si- SiO2界面存在有 可动离子电荷、
氧化层固定电荷
界面陷阱电荷
、氧化层陷阱 等电荷。
11. 制备SiO2的方法有、、、
12. 常规平面工艺扩散工序中的恒定表面源扩散过程中，杂质在体内满足面源扩散过程中，杂质在体内满足
函数分布。
13. 离子注入在衬底中产生的损伤主要有 点缺陷、非晶区、非晶层 等三种。
15. 真空蒸发的蒸发源有、、 高频感应加热蒸发源 等。
16. 17. 18. 19. 溅射镀膜方法有、、等。
20. 常用的溅射镀膜气体是氩气（Ar）,射频溅射镀膜的射频频率是
21. CVD过程中化学反应所需的激活能来源有？、、
22. 根据向衬底输送原子的方式可以把外延分为：
23. 硅气相外延的硅源有
24. 特大规模集成电路（ULIC）对光刻的基本要求包括 的加工 等五个方面。
25. 常规硅集成电路平面制造工艺中光刻工序包括的步骤有、、
26. 光刻中影响甩胶后光刻胶膜厚的因素有、、。
27. 控制湿法腐蚀的主要参数有、、、等。
28. 湿法腐蚀Si所用溶液有等，腐蚀SiO2常用的腐蚀剂是Si3N4常用的腐蚀剂是
29. 湿法腐蚀的特点是、、 30. 常规集成电路平面制造工艺主要由 艺手段组成。
31. 设计与生产一种最简单的硅双极型PN结隔离结构的集成电路，需要 光刻、反刻铝电极等六次光刻。
32. 集成电路中隔离技术有哪些类？
二、 判断题（每小题1.5分，共9分）
1. 连续固溶体可以是替位式固溶体，也可以是间隙式固溶体（ ×
2. 管芯在芯片表面上的位置安排应考虑材料的解理方向，而解理向的确定应根据定向切割硅锭时制作出的定位面为依据。（√）
3. 当位错线与滑移矢量垂直时，这样的位错称为刃位错，如果位错线与滑移矢量平行，称为螺位错（√）
4. 热氧化过程中是硅向二氧化硅外表面运动，在二氧化硅表面与氧化剂反应生成二氧化硅。（×
5. 热氧化生长的SiO2都是四面体结构，有桥键氧、非桥键氧，桥键氧越多结构越致密，SiO2中有离子键成份，氧空位表现为带正
电。（√ ）
6. SiO2中5价的网络形成者可使结构强度增加，而3价的网络形成者可使结构强度减小（√）
7. SiO2作为扩散掩蔽膜需要满足一定的厚度要求。（√）
8. 硅热氧化形成SiO2体积将增加约1倍（√）
9. 温度对氧化速率常数A、B都有影响，压强只影响氧化速率常数B。 （√ ）
10. 在常规热氧化工艺中干氧氧化的速度最快。（ ×
11. 半导体器件生产中所制备的二氧化硅薄膜属于无定形二氧化硅。（√ ）
12. 二氧化硅膜能有效的对扩散杂质起掩蔽作用的基本条件是杂质在硅中的扩散系数大于在二氧化硅中的扩散系数。 （√ ）
13. 预淀积扩散是为了提供足够的杂质总量，而再分布扩散是为了达到需要的扩散深度并同时在硅的表面获得一定厚度的氧化层。
14. 基区主扩散属于有限表面源扩散。（ √）
15. 杂质在硅晶体中的扩散机制主要有两种：间隙式扩散、替位式扩散。其中间隙式扩散比替位式扩散困难。（× ）
16. 替位式扩散就是替位杂质和邻近晶格位置上的原子互换。（ × ）
17. 热扩散掺杂的工艺可以一步实现。（×
18. 离子注入工艺中被掺杂的材料称为靶，靶材料可以是晶体，也可以是非晶体，非晶靶也称为无定形靶。（√ ）
19. 有限表面源扩散与离子注入的杂质分布都满足高斯函数，两种掺杂工艺杂质最高浓度位置都在硅片表面。（ × ）
20. 离子注入工艺中入射离子能量低于临界能量时核阻止本领占主导，高于临界能量时电子阻止本领占主导（√）
21. 蒸发镀膜中电阻加热源可分为直接加热源和间接加热源，其中直接加热源的加热体和待蒸发材料的载体为同一物体；而间接加
热源是把待蒸发材料放入坩埚中进行间接加热。（√）
22. 蒸发镀膜中电阻加热源可分为直接加热源和间接加热源，其中间接加热源是把待蒸发材料放入坩埚中，对坩埚进行间接加热。
23. 常用的溅射镀膜方法有直流溅射、射频溅射、磁控溅射，其中磁控溅射的气压最低、靶电流密度最高。（√）
24. CVD系统包括热壁式CVD系统和冷壁式CVD系统，在冷壁式CVD系统中侧壁温度与沉底温度相等。（ × ）
25. 实现对CVD淀积多晶硅掺杂主要有三种工艺：扩散、离子注入、原位掺杂。由于原位掺杂比较简单，所以被广泛采用。（× ）
26. LPCVD系统中淀积速率是受表面反应控制的，APCVD系统中淀积速率受质量输运控制（√）
27. 相同掺杂浓度下，多晶硅的电阻率比单晶硅的电阻率高得多（√）
28. LPCVD多晶硅和氮化硅等薄膜易形成保形覆盖，在低温APCVD中，非保形覆盖一般比较常见。（√）
29. PSG高温回流需要的温度要比BPSG高（√）
30. 通常称在低阻衬底材料上生长高阻外延层的工艺为正向外延，反之称为反向外延。（√ ）
31. 在紫外光曝光、X射线曝光、电子束曝光技术中可实现直写式曝光不需要掩模版的是X射线曝光技术。（ × ）
制备光刻掩膜版，希望黑白区域间的过渡区越大越好。（ × ）
33. 满足双极晶体管的正常工作，需要晶体管的基区非常薄，小于少子的扩散长度才可，这样使扩散远远大于复合。（√ ）
集成电路制造工艺中隔离扩散的深度可以不超过外延层的厚度。（ × ）
35. PN结隔离所依据的基本原理是利用PN结正向偏置时的高阻性。（ × ）
三、简答题（每小题4分，共28分）
1. 金刚石晶格{111}双层密排面具有的性质。2. 为什么硅单晶在生长、化学腐蚀、解理、扩散速度等方面具有各向异性的特点?
3. 画图说明硅晶体的原子排列情况。
4. 固溶度。
5. 饱和蒸气压。
6. 硅片主、副定位面的主要作用。
7. 硅片加工过程中倒角工序的作用。
8. 、举例说明SiO2在IC中的作用？
9. 热氧化过程经过哪几个步骤？
10. 如图所示为在640Torr的水汽氧化时，（111）晶面硅和（100）晶面硅氧化层厚度与氧化时间、温度的关系，分析为何随着温度
升高、时间延长不同晶面硅的氧化层厚度差异减小。
11. 实际制备较厚的SiO2薄膜时为何多采用干-湿-干相结合的方法？
12. 氧化工艺中的杂质分凝现象。
13. 扩散工艺。
14. 常规高温扩散过程中的恒定表面源扩散与有限表面源扩散两扩散条件主要区别在哪里？
15. 实际扩散工艺为何多采用两步扩散工艺来完成？
16. 简述投射式气体浸没激光掺杂技术的原理。
17. 离子注入。
18. 离子注入技术的主要特点？
19. 离子注入过程中轻离子和重离子引起的损伤有何不同？
20. 热退火及其作用，常规退火有哪些缺点？
21. 对比说明真空蒸发与溅射的特点。
22. 真空蒸发法制备薄膜需要通过几个基本过程：
23. 膜中电阻加热源对加热材料的要求 有哪些？
24. 制备薄膜与蒸发法相比突出的特点是什么？
25. 自持放电的条件及物理意义。
26. 等离子体：
27. 射频辉光放电的特点：
28. 溅射镀膜法：
29. 溅射阈值
30. 磁控溅射的特点：
31. 为何任何处于等离子体中的物体相对于等离子体来讲都呈现出负电位，并且在物体的表面附近出现正电荷积累？
32. 射频溅射中每个电极都可能因自偏压效应而受到离子轰击发生溅射，如何减小对衬底的轰击?
33. 溅射率。
34. 化学气相淀积（Chemical Vapor Deposition）CVD？
化学气相淀积，简称CVD,是集成电路工艺中用来制备薄膜的一种方法，这种方法是把含有薄膜元素的气态反应剂或者液态反应剂的蒸汽，以合理的流速引入反应室，在衬底表面发生化学反应并在衬底表面淀积薄膜
35. 化学气相淀积过程的步骤？
36. 边界层？
37. 化学气相淀积的二氧化硅薄膜在ULSI中的应用:？
38. CVD化学反应必须满足的条件有哪些？
39. CVD系统通常包括哪些子系统？
（1）气态源或液态源，（2）气体输入管道，（3）气体流量控制系统，（4）反应室，（5）基座加热及控制系统（有些系统的反应复活能通过其他方法引入），（6）温度控制及测量系统等。
41. 多晶硅薄膜的在集成电路制造中的应用有哪些？ CVD工艺中，何谓保形覆盖？
指在单晶衬底（如硅片上）按衬底晶向生长单晶薄膜的工艺过程。
43. 选择外延
指利用外延生长的基本原理，以及硅在绝缘体上很难核化成*的特性，在硅表面的特定区域生长外延层而其他区域部生长的技术
44. SOS技术
通常也称在**衬底材料上生长高阻外延层的工艺为正向外延，反之称为反向外延，如果生长的外延层和衬底是同一种材料，那么这种工艺就叫做同质外延
外延生长的薄膜材料与沉底材料不同，或者说生长化学组分，甚至物理结构与陈地完全不同的外延层，相应工艺就叫做异质外延
45. 分子束外延
是一种在超高真空下的蒸发技术，是利用蒸发源提供的定向分子束或原子束撞击到清洁的衬底表面上生成外延层的工艺过程
46. 硅外延工艺中减小自掺杂效应的方法有哪些？
47. 光刻。
48. ULSI对图形转移的要求有哪些？
49. 光学光刻中的驻波效应是如何形成的？对光刻有何影响？如何消除？
50. 对比说明正、负光刻胶的差别？
51. 光刻显影后显微镜检查的内容有哪些？
52. 光刻工艺中前烘的目的是什么？
53. X射线光刻中为何X射线波长选择在2-40?范围内？
54. 紫外曝光的方法有哪些？说明各自特点。
55. 光刻工艺中对掩膜版的要求有哪些？
56. 铬版有哪些特点
57. 画图说明铬掩模版基本结构；
58. 腐蚀工艺中的选择比。
59. 湿法腐蚀的特点。
60. 什么是干法刻蚀？
61. 何谓反应离子刻蚀？
62. 何谓集成电路？
四、计算题（每小题5分，共10分）
1、已知硅晶体晶格常数为a，根据硅晶体结构的特点，求硅晶体中原子密度、最小原子间距、空间利用率、&111&晶向原子线密度、(110)晶面原子面密度。
2、 已知N型Si衬底NB=1015cm-3，硼预扩散温度为1000℃，D=2×10-14cm2/s，时间为20min,Ns=4×1020cm-3，由NS/NB求得A=6.5，求结深为多少微米？（保留两位有效数字）
3、已知N型Si衬底NB=2×1015cm-3，硼预扩散温度为1200℃，D=3×10-13cm2/s，时间为2小时，Ns=6.4×1019cm-3，erfc-1(3.125×10-5)=2.9，求结深为多少微米？（保留两位有效数字）
4、某集成电路采用的n型外延层衬底浓度为NB=2×1016cm-3，晶体管基区硼预淀积的温度为950℃，时间为10min，Ns1=4×1020cm-3，D1=5×10-15cm2/s，erfc-1(5×10-5)=2.89，再分布的温度为1180℃，时间为50min，D2=1×10-12cm2/s，试求再分布后的结深为多少微米？（保留三位有效数字）
16?3N?10cmB5、某硅晶体管基区硼预淀积的温度为950℃，衬底，要求预淀积后的方块电阻为80Ω/□，试确定预淀积所需要的时
20?3?1?152N?4?10cm?660(??cm)s间为多少min(答案只保留整数)。已知，，erfc-1(2.5×10-5)=2.95，D?5?10cm/s。
6、已知n型硅外延层的电阻率为0.5??cm，现在用硼离子注入法形成基区，其能量为80kev，若注入剂量为1.5×1015cm-2，试求注入离子的平均浓度为多少。已知平均投影射程为308.1nm，投影射程的标准偏差为88.9nm，衬底掺杂浓度为1016cm-3，注入离子浓2????x?RNs1p??。exp???度与深度的关系式为n(x)?（保留三位有效数字） ??2?R??2??Rpp????
7、已知n型硅外延层的电阻率为0.5??cm，现在用硼离子注入法形成基区，其能量为80kev，若注入剂量为Ns=1.5×1015cm-2，试求结深为多少。已知Rp=308.1nm，?Rp=88.9nm，NB=1016cm-3。（保留三位有效数字）【图文】第四章 溅射工艺_百度文库
两大类热门资源免费畅读
续费一年阅读会员，立省24元！
评价文档：
第四章 溅射工艺
上传于||暂无简介
大小：5.86MB
登录百度文库，专享文档复制特权，财富值每天免费拿！
你可能喜欢集成电路工艺原理 精简版-五星文库
免费文档下载
集成电路工艺原理 精简版
导读：2.采用偏斜工艺,即偏离晶轴方向,以大于临界角注入，6、真空蒸发的基本原理和特点，基本原理：在真空条件下，7、溅射的基本原理和特点，基本原理：带电离子在电场中加速后具有一定动能，2、光刻工艺过程（7步）及其对应的图形（分别画出正/负型光刻胶所对应的光刻工艺过，5.刻蚀工艺的概念，实现各个相互隔离的器件的连接工艺，解决方法：采用镶嵌工艺和平坦化技术，第九章工艺集成，1、双极型IC隔离的主要工艺及
5、离子注入非晶靶中的杂质分布特点（3种）
1、对称的高斯分布；2、相连的半高斯分布；3、皮尔逊分布
6、离子注入单晶靶的沟道效应及解决方法
沟道效应：当离子沿着沟道前进时，来自靶原子的阻力要小得多，因此射程也要大得多，
这种现象称为沟道效应。
解决办法 ：1.将硅片表面预先用Ar+处理形成非晶层或涂一层光刻胶。
2.采用偏斜工艺, 即偏离晶轴方向,以大于临界角注入。
7、离子注入后损伤的种类及其特点（PPT第51页）
晶格损伤：当注入剂量较小时，单个靶原子通过与离子碰撞发生变形与移位，形成空位、
间隙原子，而且注入离子并不是正好处于格点上。①点缺陷：空位、间隙原子和替位杂质原
子。②复合缺陷：点缺陷相互作用形成双空位、三空位等缺陷。③面缺陷：由于高能离子束
形成的位错、层错。
缺陷的影响：会使半导体中的载流子的迁移率下降, 少子寿命缩短,从而影响器件性能。
无定形损伤：当Q0很高时，靶中的每个原子几乎都被移位，原来孤立的错乱区开始相
互搭接在一起，材料的有序性将完全被破坏，从而导致非晶层的形成? 长程无序。随Q0
继续增加，损伤量不再增加且趋于饱和，此时对应于连续非晶层的形成――无定形损伤
8、离子注入后损伤的退火及其作用。
退火：将注入过离子的硅片在一定温度和真空或氮、氩等高纯气体的保护下，经过适当
时间的热处理。
目的：消除硅片中的损伤，同时激活掺入的杂质。
退火作用：可部分或全部消除注入所产生的晶格损伤，恢复材料少子寿命和载流子的迁
移率，并使入射离子位于正常的格点位置上，起施主和受主作用
9、离子注入后热退火过程中的扩散效应及其产生的原因。
热退火温度一般远低于热扩散时的温度。 但是，对于注入区的杂质，即使在比较低的温
度下，发现杂质扩散也非常显著，即为退货过程中的杂质增强扩散；
原因：离子注入所造成的晶格损伤，使硅内的空位密度很大；并使晶体内存在大量的间
隙原子和多种缺陷。这些因素都会使扩散系数增大，扩散效应增强。
薄膜气相淀积
1、化学气相淀积的特点
① 淀积温度比较低，通常处在表面反应控制下，且吸附会影响化学反应速度；
② 稳定情况下，膜厚与时间成正比，厚度范围广；
③ 淀积的基片范围较广，衬底片可以是单晶片，也可是金属、陶瓷、玻璃等无序基片；
④ 样品本身不参与化学反应；⑤ 淀积膜结构完整、致密，与衬底粘附性好。
⑥所淀积的薄膜可以是导体、绝缘材料或者半导体材料。
2、APCVD、LPCVD、光CVD、等离子体增强化学气相淀积制备薄膜的特点。
APCVD：1.淀积温度低；2、淀积速度较高；3、存在台阶覆盖；
4.表面不十分光洁，密度低；5、膜内有应力。
LPCVD：1、均匀性好；2、纯度高；3、膜层绝对误差小；
4、成本低；5、淀积速率低，温度较高；
PECVD：1. 常用淀积温度为200~350℃(比上述方法都低)，应用范围广；
2. 淀积膜具有良好的附着性和低针孔密度；
3. 较好的台阶覆盖, 良好的电学性能；4. 对高的深宽比间隙有好的填充能力；
5. 引起辐射损伤，通过适当的淀积条件及低温退火来消除。
光CVD：1. 淀积温度低（低于PECVD）2. 淀积膜的辐射损伤低，减小了微应变和界面态；
3. 淀积膜广泛，有介质膜、Ge、Al、Mo、W等薄膜；4. 影响因素比PECVD少。
3、SiO2、多晶硅膜、Si3N4膜、Al2O3 膜、难熔金属膜的主要特点及其制备方法
580~650CSiH4(g)?????Si(S)?H2(g)?――(热解反应；氧化；氨化；水解；还原)
450CSiH4(g)?O2(g)?250?~???SiO2?2H2(g)??3SiH4?4NH3??Si3N4??12H2??700~900C
4、台阶覆盖的相关知识、几种CVD台阶覆盖特点。（PPT第68-70页）
台阶覆盖：当晶片表面存在台阶时，使得从淀积源或点蒸发源射向晶片表面的反应物在台
阶阴面和阳面间产生很大的沉积速度差，甚至在阴面根本无法沉积到薄膜。
影响：台阶覆盖会造成布线金属膜在台阶处开路或无法通过较大的工作电流。
产生原因：与反应物或中间产物在晶片表面的迁移、气体分子的平均自由程及台阶窗口处
的深宽比 (或反应物入射角所掠射的范围) 等因素有关。
（PECVD）当反应物或中间产物在晶片表面能迅速迁移时，将使得晶片表面的反应物浓度
处处是均匀的，与几何尺寸形貌无关；所以就得到厚度处处均匀的保形台阶覆盖。
（LPCVD、PVD）当吸附在晶片表面的反应物不能沿表面明显迁移且气体平均自由程大于
台阶线度时，台阶覆盖沿着垂直壁是逐步减薄的，在台阶底部会因自遮蔽而发生开裂。
（APCVD）当没有表面迁移，平均自由程又较小时，在台阶顶部弯角处产生较厚的淀积，
成凸包，而底部淀积的很少，甚至没有。
5、物理气相淀积的相关知识（PPT第73页）
PVD指利用某种物理过程，例如蒸发或者溅射现象实现物质的转移，即原子或分子由源转
移到衬底硅表面上，并淀积成膜薄。（真空蒸发；溅射法）
1. 主要用来制备各种金属膜；2.难熔金属膜；3.还有Ⅲ-Ⅴ化合物薄膜。
6、真空蒸发的基本原理和特点
基本原理：在真空条件下，加热蒸发源，使原子或分子从蒸发源的表面逸出，形成蒸气流，
并入射到衬底表面，凝结形成固态薄膜。
电阻加热蒸发特点：简单、易操作、成本低。应用广泛。
电子束蒸发：1. 蒸发源温度高,蒸发速率高，可蒸发难熔金属2. 可实现高纯度薄膜淀积。
3. 直接加热蒸发材料表面，热效率高；4. 设备成本高。
7、溅 射的基本原理和特点
基本原理：带电离子在电场中加速后具有一定动能，将该离子引向欲被溅射的靶电极，该 离
子与靶表面原子发生碰撞，通过动量交换使靶原子溅射出来。这些被溅射出来的原子将带
有一定的动能，并沿一定方向射入衬底，从而实现在衬底上的薄膜淀积。
1. 改善台阶覆盖及淀积膜与衬底附着性2. 可控制多元化的组分3. 可提高溅射膜的质量。
1、负型和正型两种抗蚀剂特点及应用
负型：①曝光后不溶于显影液 ②感光度高稳定性好 ③针孔少耐腐蚀和附着性好；正型： ①
曝光后可溶于显影液；②分辨能力强；③对比度较高；?寿命长，不发生热膨胀；
正型：主要用在VLSI和ULSI中 负型：用在分立器件中
2、光刻工艺过程（7步）及其对应的图形（分别画出正/负型光刻胶所对应的光刻工艺过程）
工艺流程：(打底膜)涂胶、前烘、曝光、显影、坚膜、腐蚀、去胶。（图解PPT后补）
3、接触式、接近式、投影式三种光学曝光方法和电子束曝光、X射线曝光各自的特点。
接触式 ：1光的衍射较小，分辨率高；2简便，使用寿命短；3、表面不平等会影响成品率。
接近式 ：1、对掩模图形的损伤小，使用寿命长。2、光衍射较为严重，分辨率低
2AlCl3(g)?H2O(g)??Al2O3?6HCl??400?CCWF6(g)?3H2(g)?450???W(s)??6HF(g)?
投影式： 1、掩模不受损伤；2、对准精度高；3、投影系统复杂。
电子束曝光特点：①分辨率高②改变光刻图形十分简便③设备复杂成本高。④存在邻近效应。
X射线曝光特点: ①分辨率高；②需要掩模。
4. 邻近效应的概念及对光刻图形的影响和改善邻近效应的方法。
邻近效应：采用电子束曝光时，电子束在抗蚀膜内以及基底表面的背散射，使一个图素内的
曝光剂量受到邻近图素曝光剂量的影响，导致光刻图形发生畸变，此现象成为邻近效应。
产生不良影响：使抗蚀剂曝光截面产生形变，并使显影后引起线宽发生变化和图形畸变。
改善方法：采用控制剂量和修正图形形状相结合的技术；采用多层抗蚀剂技术减少背散射。
5. 刻蚀工艺的概念
6、三种刻蚀方法的特点比较（见PPT）
7、三种干法刻蚀的特点比较（见PPT）
第八章 布线与组装技术
1、布线、组装、键合及封装的概念
布线：通过对金属薄膜的微细加工，实现各个相互隔离的器件的连接工艺。
组装：布线后,为使器件不受外界环境的干扰和破坏，必须通过组装技术将器件保护起来。
组装技术包括芯片的键合和芯片的封装。键合：芯片输入/输出（I/O）端的引出。
封装：用某种材料将芯片保护起来，使之与外界隔离。
2、形成欧姆接触的基本方法
①金属与高掺杂的半导体形成欧姆接触用合金法
②金属与p型半导体形成低势垒高度欧姆接触用蒸发或溅射+退火方法
③高复合中心的欧姆接触a. 在用合金法制作之前，利用喷砂打毛半导体表面；b. 作电极时，
先在半导体表面用扩散或离子注入法掺入与半导体原子半径相差较大的杂质
3、金属化材料的用途及其相应的要求
1）MOSFET器件的栅极材料：作为器件的组成部分。
要求：与栅极氧化层具有良好的界面特性和稳定性，及合适的功函数。如：Al,
2）互联材料：将同一芯片的各独立部分连接起来。
要求：电阻率要小，易于淀积和刻蚀，并有良好的抗电迁移特性。如：Al,
3）接触材料：提供与外部相连的连接点（压焊点）。
要求：有良好的界面特性和稳定性，接触电阻要小，在半导体中的扩散系数要小等。
PtSi, Co2Si。
4、布线新材料Cu引线的优缺点。
Cu引线优点：Cu的抗电迁移能力比Al高10~100倍；Cu的电阻比Al低10倍；Cu的薄层
电阻约比Al低30%；Cu膜成本低。
Cu引线缺点：Cu难以刻蚀；Cu在氧化层和硅中扩散快。
解决方法：采用镶嵌工艺和平坦化技术。
5、层间绝缘膜的主要平坦化技术
回流法：加热软化熔点低的玻璃让其粘性流动。玻璃甩涂:用甩涂法将液体玻璃填在凹部，
最后将溶剂蒸发。均一腐蚀法:膜的淀积和腐蚀同时或交替地反复进行，消除凸出部分。化
学机械抛光法:利用研磨技术去除硅片整个表面的凹凸不平。
6、布线金属的电迁移及其带来的不良影响。
①金属靠近正极一侧产生堆积，形成小丘或晶须，会引起布线金属间的短路。
②金属靠近负极一侧产生空洞， 会引起布线金属间的开路。
7、封装的分类和四种不同材料封装的特点与用途
金属封装①散热性和电磁屏蔽好. 用于功率器件和高频器件；晶体管，晶闸管等
塑料封装①成本低、体积小、自动化成度高②机械强度、导热性、气密性较差；③抗潮性差.
用于IC塑封，功率器件模块。如：普通发光二极管，功率MOSFET等
陶瓷封装①气密性、绝缘性、导热性好；②成本高. 用于可靠性较高的IC和芯片成本较高
玻璃封装①成本低，可靠性高. 用于可靠性较高的器件
第九章 工艺集成
1、双极型IC隔离的主要工艺及特点
1. 结隔离工艺2. 氧化物隔离工艺（ROI）3. 介质隔离工艺（DI）
2、MOS型IC隔离的主要工艺及特点
1. 局域氧化隔离艺2. 侧墙掩蔽的隔离工艺3. 开槽回填隔离工艺4. CMOS各种隔离技术
3、P阱或N阱CMOS工艺过程的主要步骤。
包含总结汇报、IT计算机、党团工作、人文社科、资格考试、办公文档、专业文献以及集成电路工艺原理 精简版等内容。本文共2页
相关内容搜索抱歉，没有找到相关的信息
热门搜索排行榜溅射镀膜原理及工艺_图文_百度文库
两大类热门资源免费畅读
续费一年阅读会员，立省24元！
溅射镀膜原理及工艺
上传于||文档简介
&&真​空​ ​磁​控​ ​溅​镀​ ​原​理​ ​工​艺
阅读已结束，如果下载本文需要使用2下载券
想免费下载本文？
定制HR最喜欢的简历
下载文档到电脑，查找使用更方便
还剩108页未读，继续阅读
定制HR最喜欢的简历
你可能喜欢