寄存器和移位寄存器
查看: 700|
摘要: 一、数码寄存器 它仅仅用来暂时寄存二进制信息。74LS451型四位数码寄存器的内部逻辑电路图：
四个D触发器组成，有反码和原码两种码输出，D3D2D1D0是待寄存的数据输入端，LE是写入数据控制端，CR为清零端。电路的操 ...
&一、数码寄存器
它仅仅用来暂时寄存二进制信息。74LS451型四位数码寄存器的内部逻辑：
四个D触发器组成，有反码和原码两种码输出，D3D2D1D0是待寄存的数据输入端，LE是写入数据控制端，CR为清零端。电路的操作过程如下：
1. CR=1，寄存器清零Q3Q2Q1Q0=0000；
2. 放置好数据，如D3D2D1D0=1011；
3. 给写命令LE高电平，1011就写入触发器中；
下图是由8个D触发器构成的8位数码寄存器，电路具有三态输出，一个写入控制和读出控制端。
这是一个CPU和RAM之间进行信息读取的硬件电路，CPU的地址低二位A1、A0控制373进行数据存入或读出，373作RAM的地址锁存用。数据读取具体操作如下：
1)CPU地址A1A0=11，CPU的P1口送出一个数据，然后A1A0=00，这时CPU送出的数据被锁存在373中，该数据成为RAM的读写地址了；
2)CPU对该地址中的具体内容进行写入或读出操作，当CPU的A2=0，读出RAM中的信息传输到CPU，当A2=1时，CPU中的信息存入RAM；
二、移位寄存器
移位寄存器除能寄存二进制信息以外，还能对存入的信息在时钟脉冲的作用下进行移位操作。
1. 单向移位寄存器
将寄存器中的数据实现单方向(向左或向右)移位操作。
四位右向移位寄存器逻辑电路。
电路的四种操作模式：
⑴ 串行输入/输出(SISO)：一位数据一个CP脉冲地依次存入，如存入D3D2D1D0=1011信息。
⑵ 串行输入/并行输出(SIPO)：当用四个CP脉冲存入1011信息后，Q3Q2Q1Q0=1011了，然后，可以从Q3Q2Q1Q0端一起输出。
⑶ 并行输入/输出(PIPO)：寄存器清零后，信息从并行输入端通过寄存命令LE一次存入，存入后可以从 Q3Q2Q1Q0端一起输出。
⑷ 并行输入/串行输出(PISO)：并行存入数据后，依次加入CP脉冲，则数据就从串行输出端依次输出。从数据的高低位讲：是高位数据依次向低位移位；所以，通常右移是指：高位数据依次向低位移位，即每移动一位相当于÷2(×2-1)；而左移是指：低位依次向高位移位操作，即每左移一位相当于×2；
2. 双向移位寄存器
在控制信号的控制下，信息可以依次从右向左或从左向右存入并实现移位操作。双向移位寄存器CC40194型的逻辑电路图：
四个D 触发器的D 端信息由四选一的选择器决定。S2S1是四选一的地址控制。S2S1=00，为保持；S2S1=01，右移；S2S1=10，左移；S2S1=11，并行存数；可以写出四个4/1的输出函数关系式：如最高位1D3函数，，，，
三、移位寄存器的应用举例
1. 数字延迟线
n位的移位寄存器连接成右移串行输入模式,先在右移串行输入端加一个高电平脉冲，CP上升沿到达后，将高电平存入n位中的最高位，然后，经过(n-1)个CP周期，该高电平出现在输出Q0，实现了延迟的目的。
2. 产生序列脉冲
n位的移位寄存器连接成循环右移模式，如图,并行输入序列代码数据后，该序列就在移位寄存器中循环移位，产生一系列脉冲。如以四位为例子，并行存入0110序列代码后，序列脉冲波形如图所示。
3. 构成乘法器电路
乘法器的符号位用二个乘数的符号位异或实现，所以，乘法用原码运算最方便。下面求乘法运算时的算法。令被乘数为：，乘数为：。
两数值部分相乘有：
式中的分别表示不移位、左移一位，二位， …，m-1位。这表明，乘积的数值等于被乘数左移和相加二部分操作完成。二个三位二进制数乘法电路：
4. 构成除法器
时序逻辑电路的设计方法：
在前面用触发器设计计数器时，只要知道电路的状态转换图，在选定触发器型号后，就可以设计出电路来，因此，画出原始的状态转换图是关键。所以，一般时序电路设计步骤如下：
一、进行逻辑抽象，得出待设计电路的状态转换图或状态转换表。由题意确定输入/输出变量及电路所需要的状态数。将状态编号后，按题意画出状态转换图。
二、状态化简。电路的状态转换数目越少时，设计出来的电路也越简。如果两个状态在输入相同，输出也相同时，称这两个状态等价，这两个状态可以合并成为一个状态，状态化简后，使状态转换图最简。
三、状态分配(状态编码)。由状态转换图中的状态数，确定所需要的触发器个数n，若状态数M时，则触发器个数为：，n个触发器可以有个状态，当状态分配(状态编码)方案不合理时，设计出来的电路会复杂的多。通常，状态分配以自然二进制规律进行分配。然后，画出编码后的状态转换图。
四、选定触发器的型号，列出现—次态状态转换、激励要求和电路输出状态关系表，求出驱动方程、输出方程，画出电路图。(这一步和计数器设计时相同)。
上一篇：下一篇：
Powered by &
这里是—这里可以学习 —这里是。
栏目导航：君，已阅读到文档的结尾了呢~~
扫扫二维码，随身浏览文档
手机或平板扫扫即可继续访问
实验八移位寄存器功能测试及应用
举报该文档为侵权文档。
举报该文档含有违规或不良信息。
反馈该文档无法正常浏览。
举报该文档为重复文档。
推荐理由：
将文档分享至：
分享完整地址
文档地址：
粘贴到BBS或博客
flash地址：
支持嵌入FLASH地址的网站使用
html代码：
&embed src='/DocinViewer-.swf' width='100%' height='600' type=application/x-shockwave-flash ALLOWFULLSCREEN='true' ALLOWSCRIPTACCESS='always'&&/embed&
450px*300px480px*400px650px*490px
支持嵌入HTML代码的网站使用
您的内容已经提交成功
您所提交的内容需要审核后才能发布，请您等待！
3秒自动关闭窗口12数电实十一[1].寄存器doc_百度文库
两大类热门资源免费畅读
续费一年阅读会员，立省24元！
12数电实十一[1].寄存器doc
上传于||文档简介
&&数​电​实​验​寄​存​器
阅读已结束，如果下载本文需要使用0下载券
想免费下载更多文档？
定制HR最喜欢的简历
下载文档到电脑，查找使用更方便
还剩3页未读，继续阅读
定制HR最喜欢的简历
你可能喜欢移位寄存器-IC技术信息
&&&&&|&&|&&|&&|&&|&&|&&|&&|&&|&&|&
作者：　发布时间： 17:54:51　来源：　
移位寄存器是暂时存放数据的部件，同时它还具有移位功能。
一、特点和分类
　　从逻辑结构上看，移位寄存器有以下两个显著特征：(1)移位寄存器是由相同的寄存单元所组成。一般说来，寄存单元的个数就是移位寄存器
移位寄存器是暂时存放数据的部件，同时它还具有移位功能。
一、特点和分类
　　从逻辑结构上看，移位寄存器有以下两个显著特征：(1)移位寄存器是由相同的寄存单元所组成。一般说来，寄存单元的个数就是移位寄存器的位数。为了完成不同的移位功能，每个寄存单元的输出与其相邻的下一个寄存单元的输入之间的连接方式也不同。(2)所有寄存单元共用一个时钟。在公共时钟的作用下，各个寄存单元的工作是同步的。每输入一个时钟脉冲，寄存器的数据就顺序向左或向右移动一位。通常可按数据传输方式的不同对CMOS移位寄存器进行分类。移位寄存器的数据输入方式有串行输入和并行输入之分。串行输入就是在时钟脉冲作用下，把要输入的数据从一个输入端依次一位一位地送入寄存器；并行输入就是把输入的数据从几个输入端同时送入寄存器。
　　在CMOS移位寄存器中，有的品种只具有串行或并行中的一种输入方式，但也有些品种同时兼有串行和并行两种输入方式。串行输入的数据加到第一个寄存单元的D端，在时钟脉冲的作用下输入，数据传送速度较慢；并行输入的数据一般由寄存单元的R、S端送入，传送速度较快。移位寄存器的移位方向有右移和左移之分。右移是指数据由左边最低位输入，依次由右边的最高位输出；左移时，右边的第一位为最低位，最左边的则为最高位，数据由低位的右边输入，由高位的左边输出。
　　移位寄存器的输出也有串行和并行之分。串行输出就是在时钟脉冲作用下，寄存器最后一位输出端依次一位一位地输出寄存器的数据；并行输出则是寄存器的每个寄存单元均有输出。CMOS移位寄存器有些品种只有一种输出方式，但也有些品种兼具两种输出方式。实际上，并行输出方式也必然具有串行输出功能。表1按数据传
输方式分 串入串出移位寄存器，如CD4006
串入并出/串出移位寄存器，如CD4015
串入/并入串出移位寄存器，如CD4014、CD4021
并入/串入并出/串出移位寄存器，如CD4035、CD40195
并入/串入并出/串出(左移、右移)移位寄存器，如CD4034、CD40194按位数分 4位移位寄存器　 CD4015、CD4035、CD40194、CD40195
8位移位寄存器　 CD4014、CD4021、CD4034
18位移位寄存器　CD4006
　　表1是CMOS移位寄存器的分类。
二、常用CMOS移位寄存器简介
　　1.串入－串出移位寄存器　CD位移位寄存器CD4006的逻辑框图和引脚功能图。由图可见，CD4006由四组移位寄存器组成，其中的两组为4位，每组有一输出端，由最高位引出。另外两组为5位，每组有两个输出端，分别在最高位和次高位引出。四组移位寄存器具有公共的时钟输入端，每组都有一个数据输入端。DnCPQn+10011不变
　　表2是CD4006的真值表。由此表可知，在CD4006中数据是在时钟脉冲CP的下降沿作用下传输的。如果将每组的输入和输出进行适当的连接，就可在4、5、8、9、10、12、13、14、17和18位上得到输出。如果需要更长的移位位数，则可将CD4006进行多位级联。
　　2.串入－并出移位寄存器　CD4015图2是CD4015的逻辑图和引脚功能图。CD4015是由两组独立的4位串入－并出移位寄存器组成。每组寄存器都有一个CP输入端、一个清零端Cr和一个串行数据输入端DS。每位寄存单元都有输出端引出，因而即可作串行输出，又可实现并行输出。加在DS端上的数据在时钟脉冲上升沿的作用下向右移位。当在Cr端加高电平时，寄存器的输出被全部清零。
表3是CD4015的真值表。
图3示出数据在CD4015中的移位过程。由图3可以看出，CD4015的初始状态为“0101”，要串行输入4位数据，就要给CP端加4个脉冲。通过信息在CD4015中的流动过程，我们可知CD4015具有下述功能：(1)从串行输入到串行输出，数据延迟了4个时钟周期。因此，CD4015可用作延迟电路。(2)串行数据经过CD4015以后，转换成了并行数据，可由Q0～Q3端并行输出。(3)可作为数据寄存器使用。
　　3.串入/并入－串出移位寄存器CD4014、CD是8位移位寄存器。图4是其逻辑图和引脚功能图。CD4014有一公共的时钟输入端CP、一个并入/串入控制端P/S、一个串行数据输入端DS和8个并行数据输入端P1～P8、另外还有3个输出端Q6、Q7、Q8。　　表3CPDSCrQ0Q1Q2Q31　0000保持000Q0nQ1nQ2n101Q0nQ1nQ2n表4CPP/SDSP1PnQ1QnQn-1011Qn-1Q1Qn表5CPP/SDSP1PnQ1QnQn-1011Qn-10Q1Qn
　表4是CD4014的真值表。并行或串行输入数据，是在P/S端控制下，随时钟的上升沿同步地输入寄存器。当P/S为“0”时，串行输入数据随时钟的上升沿同步地送入寄存器中；当P/S为“1”时，加在并行输入P1～P3的数据与时钟的上升沿同步地送入寄存器。CD4014可以很方便地扩展位数，因此使用N个CD4014，就可将寄存器位数扩展为8×N位。
　　CD4021也是8位移位寄存器。它的主要特点是：同步串入、异步并入。它与CD4014有相似的结构，引脚配置也相同，见图5。表5是CD4021的真值表。由此表可见，如果要串行输入数据，则应在P/S为“0”时，在与时钟上升沿同步的条件下方能实现。如果要由P1～P8端并行输入数据，则只要使P/S端为“1”即可。其它种类的移位寄存器因限于篇幅略去不讲。移位寄存器的应用主要是串行、并行数据转换、码制变换、产生伪随机脉冲序列等。
【】【】【
※ 相关信息
无相关信息
※ 其他信息
访问数：&|&
数据加载中..从表7-1不需要时钟信号；置端都为无效电平时，两计数使能端输入使能信号，7；使能端输入禁止信号，；，集成计数器实现状态保持功能，；时，进位输出端OC=1；在数字集成电路中有许多型号的计数器产品，可以用这；（1）反馈清零法；反馈清零法是利用反馈电路产生一个给集成计数器的复；7-1反馈清零法框图；（2）反馈置数法；反馈置数法将反馈逻辑电路产生的信号送到计数电路的
从表7-1不需要时钟信号。在复位端高电平条件下，预置端LD为低电平时实现同步预置功能，即需要有效时钟信号才能使输出状态
等于并行输入预置数A B C D。在复位和预
置端都为无效电平时，两计数使能端输入使能信号，74LS161实现模16加法计数功能，；两计数
使能端输入禁止信号，
，集成计数器实现状态保持功能，。在
时，进位输出端OC=1。
在数字集成电路中有许多型号的计数器产品，可以用这些数字集成电路来实现所需要的计数功能和时序逻辑功能。在设计时序逻辑电路时有两种方法，一种为反馈清零法，另一种为反馈置数法。
（1）反馈清零法
反馈清零法是利用反馈电路产生一个给集成计数器的复位信号，使计数器各输出端为零（清零）。反馈电路一般是组合逻辑电路，计数器输出部分或全部作为其输入，在计数器一定的输出状态下即时产生复位信号，使计数电路同步或异步地复位。反馈清零法的逻辑框图见图 6-2。
7-1 反馈清零法框图
（2）反馈置数法
反馈置数法将反馈逻辑电路产生的信号送到计数电路的置位端，在M足条件时，计数电路输出状态为给定的二进制码。反馈置数法的逻辑框图如图 6-3所示。
n-10图 7-2 反馈清零法框图
在时序电路设计中，以上两种方法有时可以并用。
五、实验内容及步骤
1．用74LS161四位二进制同步加法计数器组成一个同步十二进制计数器，cp端送入单次脉冲，输出Q依次与发光二极管相连，送入脉冲的同时观察二极管的亮灭并记录分析其计数状态（利用反馈清零法设计）。 分析提示：74LS161从Q3Q2Q1Q0=0000开始计数，经M-1个时钟脉冲（M为模，本例为12）状态对应二进制数最大，下一个CP后计数器应复位，开始新一轮模M计数。因为是异步清零，所以复位信号不应在M-1个CP时产生，而应在M个CP时产生。所以复位信号在Q3Q2Q1Q0=1100时，使计数器复位Q3Q2Q1Q0=0000。状态从是异步变化的，不受时钟CP控制，所示状态1100持续的时间很短暂，仅几级门的传输延迟而已。由状态1100产生低电平复位信号可用与非门实现。
1）画出电路连接图。
2）画出状态转移图。
3）按照电路图连线，通过发光二极管观察所设计电路的计数状态是否为十二进制。 2．用74LS161组成十进制计数器，cp端送入100KHz的脉 冲，用示波器双踪观察并记录计数的时序波形图（利用反馈置数法设计）。 分析提示：反馈置数法是通过反馈产生置数信号LD，⒃ぶ檬ABCD预置到输出端。74LS161是同步置数的，需CP和LD都有效才能置数，因此LD应先于CP出现。所以M-1个CP后就应产生有效LD信号。若用四位二进制数前10个数作为计数状态，预置数QAQBQCQD=0000，应在QAQBQCQD=1001时预置端变为低电平。
1）画出用74LS161所设计的十进制计数器的电路连接图。
2）画出状态转移图。
3）按照电路图连线，通过示波器观察所设计电路的输出波形是否为如下图：
六、实验报告要求：
1按照实验内容及步骤中的要求详细填写实验报告。 2总结利用计数器实现任意进制计数器的方法。
移位寄存器功能测试及应用
一、实验目的：
1.掌握中规模4位双向寄存器逻辑功能及使用方法。
2.熟悉移位寄存器的应用，实现数据的串行、并行转换和构成环形计数器
二、实验仪器及材料
TDS-4数电实验箱、双踪示波器、数字万用表。 b)
参考元件：74LS194一片。
三、预习要求及思考题
1.预习要求：
1) 复习有关寄存器有关内容。
2）熟悉74LS194逻辑功能及引脚排列。
3）用multisim软件对实验进行仿真并分析实验是否成功。 2.思考题:
1) 使寄存器 清零，除采用输入低电平外，可否采用右移或左移的方法？可否使用
并行送数法？若可行，如何进行操作？
2) 环行计数器的最大优点和缺点是什么?
四、实验原理
1.位寄存器是一个具有移位功能的寄存器，是指寄存器中所存的代码能够在移位脉冲
的作用下依次左移或右移。既能左移又能右移的称为双向移位寄存器，只需要改变左、右移的控制信号便可实现双向移位要求。根据移位寄存器存取信息的方式不同分为：串入串出、串入并出、并入串出、并入并出四种形式。
本实验选用的4位双向通用移位寄存器，型号为CC44，两者功能相 同，可互换使用，其逻辑符号及引脚图如图8-1所示。
74LS194的逻辑符号图及引脚功能图.
其中D0、D1、D2、D3为并行输入端；Q0、Q1、Q2、Q3为并行输出端；SR为右移串行输入端；SL为左移串行输入端；S0、S1为操作模式控制端；CR为直接无条件清零端；CP为时钟脉冲输入端。
74LS194有5种不同操作模式：即并行送数寄存，右移（方向由Q0--&Q3）,左移（方向由Q3→Q0），保持及清零。
S1、S0和CR端的控制作用如表8-1
2、移位寄存器应用很广，可构成移位寄存器型计数器：顺序脉冲发生器；串行累加器；可用数据转换，即把串行数据转换为并行数据，或把并行数据转换为串行数据等。本实验研究移位寄存器用作环形计数器和数据的串、并行转换。
（1）环行计数器
把移位寄存器的输出反馈到它的串行输入端，就可以进行循环移位。 （2）实现数据、并行转换器
a）串行M并行转换器
串行M并行转换器是指串行输入的数码，经转换电路之后变换成并行输出 b）并行M串行转换器
并行M串行转换器是指并行输入的数码经转换电路之后，换成串行输出。
五、实验内容
1、测试74LS194的逻辑功能完成表8-2
按图8-1接线、S1、S0、SL、SR、D0、D1、D2、D3分别接至逻辑开关；Q0、Q1、Q2、Q3接至发光二极管。CP端接单次脉冲源。按表7-1所规定的输入状态，逐项进行测试。
74LS194逻辑功能测试 （1）清除：令
=0，其它输入均为任意态，这时寄存器输出Q0、 Q1、 Q2
、Q3应均为
0。清除后，至=1。
（2）送数：令=S1=S0=1 ，送入任意4位二进制数，如D0、D1、D2、D3=abcd，加CP
脉冲，观察CP=0、CP由1→0、三种情况下寄存器输出状态的变化，观察寄存输出状态变化是否发生在CP脉冲的上升沿。 （3）右移：清零后，令=1，
S0=1，由右移输入端SR送入二进制数码如0100，
由CP端连续加4个脉冲，观察输出情况，记录之。 （4）左移：先清零或予至，再令=1
S1=1，S0=0，由左移 输入端SL送入二进制数码
如1111，连续加四个CP脉冲，观察输出端情况，记录之。 （5）保持：寄存器予置任意4位二进制数码abcd，令
寄存器输出状态，记录之。
=1，S1=S0=0，加CP脉冲，观察
自拟实验步骤.用并行送数法予置寄存器为某二进制数码（如0100），然后进行右移循环，观察寄存器输出端状态的变化，记入表8-3中。
六、实验报告要求：
1.根据实验内容1的实验步骤完成表8-2。
2.根据实验内容2的完成表8-3，并画出4位环形计数器的状态转换图及波形图。
实验九 脉冲的产生的与整形电路
一、实验目的：
1．掌握555定时器的性能。
2．了解555定时器的典型应用。
二、实验仪器及材料
a)TDS-4数电实验箱、双踪示波器、数字万用表。 b)参考元件：555定时器、电容
三、预习要求
1.了解555定时器的外引线排列和功能。
2.复习555定时器的电路结构、工作原理和功能，以及用555定时器构成施密特触发器的电路结构、工作原理和工作波形。
3. 用multisim软件对实验进行仿真并分析实验是否成功。
四、实验原理
1．555定时器的引脚功能图如图5-2：
包含各类专业文献、高等教育、生活休闲娱乐、文学作品欣赏、各类资格考试、专业论文、中学教育、【数字电路实验】指导书51等内容。　
　表 1.7 用与非门组成或非门电路实验数据 逻辑功能测试实验原理图 A 输入 B ...【数字电路实验】指导书 34页 免费 VHDL与数字电路系统设计... 53页 免费 数字... 　数字电路实验指导书_电子/电路_工程科技_专业资料。学生实验守则一、参加实验时应衣冠整洁。进入实验室后应保持安静,不要大声喧哗和打闹,妨碍他人学习和实验。不准吸... 　【数字电路实验】指导书 34页 免费 新版数字电路实验指导书 51页 免费 数字电路...数字电路实验指导书2011版 78页 免费如要投诉违规内容,请到百度文库投诉中心;如... 　数字电路实验指导书_电子/电路_工程科技_专业资料。实验一 基本逻辑门逻辑实验 ...【数字电路实验】指导书 34页 免费
实验指导书 数字电路 42页 免费
新版... 　数字电路实验指导书_电子/电路_工程科技_专业资料。目 录 实验一 常用仪器设备的使用和数字集成电路的认识 实验二 TTL 电路逻辑功能及参数的测试 实验三 组合逻辑... 　数字电路实验指导书_电子/电路_工程科技_专业资料。第一章实验一一、实验目的:...【芯片简介】 使用的芯片是 Altera Corporation 生产的 MAX-EPM7128SLC-15。它... 　数字电路技术实验指导书-_电子/电路_工程科技_专业资料。数字电路技术实验指导书...【数字电路实验】指导书 34页 免费 数字电路实验指导书 148页 3下载券 实验指导... 　数字电路实验指导书_电脑基础知识_IT/计算机_专业资料。数字电子技术 实验指导书...【数字电路实验】指导书 34页 免费 ©2016 Baidu 使用百度前必读 | 文库协议... 　数字电路实验指导书_计算机软件及应用_IT/计算机_专业资料。数字电路实验指导书 启东市东疆计算机有限公司 www. 前 言 随着电子工程与计算机科学的迅猛发展...