半导体集成电路课程简介
一.课程目标、性质与定位
《半导体集成电路》是面向微电子学微电子科学与工程）和电子科学与技术专业开设的专业基础课，属于学位课。通过本课程的教学，使学生了解各种集成电路包括MOS集成电路和双极集成电路中的典型器件结构及其制造工艺，掌握数字集成电路和模拟集成电路中的基本单元电路构成和特性分析方法。为后继专业课的学习、将来在集成电路领域从事科研和技术工作奠定良好的理论基础。
课程负责人
余宁梅，女，1963年出生。电子科学与技术学科带头人、博士生导师.1986年毕业于西安理工大学半导体物理与器件专业，获工学学士学位。1993年至1999年留学日本东北大学，分别于1996年3月与1999年3月获工学硕士与工学博士学位。1999年至2001年在日本冲电气公司任集成电路设计工程师，2008年至2009年日本东京大学客座研究员。现任西安理工大学自动化与信息工程学院教授、副院长，电子科学与技术学科学科带头人、博士生导师。先后讲授《半导体集成电路》、《CMOS集成电路》、《Verilog HDL语言》、《微电子学基础》、《微电子学导论》、《EDA技术》、《数字系统设计...&
半导体集成电路
ISBN：978-7-03-
主编：余宁梅 杨媛 潘银松
科学出版社
集成电路设计技术
ISBN：978-7-03-
主编：高勇 乔世杰 陈曦
科学出版社
还有谁在学这门课：
主办单位：高等教育出版社有限公司&&&&&&&&京ICP备号-2&&&&&&京公网安备-2
中国大学精品开放课程适用于《中华人民共和国著作权法》
高等教育出版社享有中国大学精品开放课程信息网络传播的专有使用权 未经书面允许，请勿转播第一部分 一：名词解释 特征尺寸：半导体器件中的最小尺寸。 微电子技术：利用微细的技术，基于固体物理、器件物理和电子学理论和方法。在半导体材料上实现微小型电子器件和集成电路的一门技术。 半导体IC：用半导体工艺技术将电子电路的元件和器件在同一半导体材料上“不可分割”地制造完成，并互联在一起，形成完整的有独立功能的电路和系统。 摩尔定律：每隔3年，特征尺寸缩小30%，集成度提高4倍。其中专用集成电路和存储器每1~2年其集成度和性能均翻番。 二：主要知识点 1. 微电子发展历程 在1900年前后，人们发现了一类具有整流性能的半导体材料，并成功地用它制造出了检波器。20世纪30年代，制作出了锗和硅微波二极管，为了解决二极管可靠性和稳定性的问题，又研究出点接触三极管。20世纪50年代初又造出了场效应晶体管。集成电路的发展按摩尔定律发展，集成度不断提高，特征尺寸越来越小。 2. IC制造几个阶段及其特点（特点？） ① 电路系统设计：根据电路系统的指标要求，构成可集成化的集成电路系统 ② 版图设计和优化：将设计好的线路系统转化为具体的物理版图的过程 ③ 集成电路加工制造：将设计好的版图通过工艺加工最终形成集成电路芯片 ④ 集成电路封装：主要指圆片加工完之后的组装工艺。 ⑤ 成品测试和分析 3. IC分类 ① 按电路功能分：数字集成电路、模拟~、混合信号~ ② 按电路结构分：半导体~、混合~（厚膜~、薄膜~、多芯片组装） ③ 按电路规模分：小规模~、中规模~、大规模~、超大规模~、特大规模~、巨大规模~。 第二部分 一：名词术语 禁带宽度：指一个能带宽度，被束缚的电子要成为自由电子，就必须获得足够能量从而跃迁到导带，这个能量的最小值就是禁带宽度。 质量作用定律：热平衡时，半导体中电子浓度（n）和空穴浓度（p）的乘积等于本征载流子浓度（ni）的平方。 迁移率：平均漂移速度与电场强度之比例因子。 欧姆接触：指金属与半导体的接触，而其接触面的电阻值远小于半导体本身的电阻，使得组件操作时，大部分的电压降在活动区而不在接触面。 异质结：两种不同的半导体相接触所形成的界面区域。 二：主要知识点 1. PN结的形成
采用不同的掺杂工艺，通过扩散作用，将P型半导体与N型半导体制作在同一块半导体基片上，在它们的交界面就形成空间电荷区称为PN结 2. BJT放大原理（？）
BJT有放大作用，主要依靠它的发射极电流能够通过基区传输到达集电区而实现的，为了保证这一传输过程，一方面要满足内部条件，即要求发射区杂质浓度要远大于基区杂质浓度，同时基区厚度要很小，另一方面要满足外部条件，即发射结要正向偏置、集电结要反偏置 3. BJT的β0影响因素（？） β0随电流变化特性曲线：在放大区，对于不同的电流，只是在中等电流范围，输出特性曲线上各曲线之间的间距基本相等，而在小电流和大电流范围，间距不断减小，曲线更密集。 β0随Vce增大的基区变宽效应：随着Vce的增加，CB结反偏电压绝对值增大，导致耗尽层宽度变宽，晶体管有效基区宽度Wb减小。（增大基区宽度可减小影响，提高厄利电压） β0随集电极电流变化的物理原因：大注入效应 4. 掺杂计算（习题2-1,2-2a） 第三部分 一：名词解释 CVD（化学气相淀积）：使一种或数种物质的气体以某种方式激活后在衬底表面发生化学反应，淀积所需的固体薄膜。 SOI（绝缘层上硅）：是指先形成一种“单晶硅薄层-绝缘层-衬底材料”的结构，然后采用平面工艺在与衬底绝缘的单晶硅薄层上制备集成电路。 自对准：多晶硅材料的掩蔽膜作用，自动保证了栅与源漏区的对准问题，称为自对准工艺。 平面工艺：该工艺是在Si半导体芯片上通过氧化、光刻、扩散、离子注入等一系列流程，制作出晶体管和集成电路；器件和电路都是在芯片表面一层附近处，整个芯片基本上保持是平坦的；制作出的晶体管称为平面晶体管，故称相应的制作工艺为平面工艺。 二：主要知识点 1．带隔离BJT工艺流程 衬底材料，初始氧化，光刻一（埋层光刻），埋层掺杂（砷），生长外延层，隔离氧化，光刻二（隔离光刻），隔离区掺杂（硼），基区氧化，光刻三（基区光刻），基区掺杂（硼），光刻四（发射区光刻），发射区掺杂（磷），光刻五（引线孔光刻），蒸铝，光刻六（刻铝），合金，表面钝化，光刻七（刻压焊点），中间测试，划片，装架，键合，封帽，工艺筛选，成品测试 2．SiO2作用及生长方法 作用：①对杂志扩散的掩蔽作用
②作为MOS器件的绝缘栅材料
③对器件的钝化作用 ④ 用作集成电路中的隔离绝缘介质 ⑤ 作为集成电路中电容器元件的介质 生长方法：热氧化（干氧氧化、温氧氧化）和化学气相淀积（常压~、低压~、等离子~、光致~） 热氧化质量较好，其中温氧氧化质量比干氧氧化质量差，但速度快。 3．掺杂技术种类及特点
扩散工艺：可以控制杂质浓度，均匀性和重复性，以及成批大量生产器件，降低生产成本。
离子注入技术：①可在较低温度下进行，避免了高温处理 ②通过控制注入时的电学条件可精确控制浓度和结深，更好实现对杂质分布形状的控制，且杂质浓度不受材料固浓度的限制 ③可选出一种元素进行注入，避免混入杂质 ④可在较大面积上形成薄而均匀的掺杂层 ⑤可实现选择注入并进而发展为一种无掩膜掺杂技术。 4．离子注入的退火工艺作用
① 使靶材料恢复晶体状态 ②使注入离子激活。
5．外延工艺及其作用
外延生长是在单晶衬底上沿原来晶向向外延伸生长一层薄层单晶层。(分为同质和异质)
作用：解决了高频大功率晶体管对集电区材料电阻率要求的矛盾，提高了高频大功率特性，还解决了双极集成电路中的隔离问题。 外延层质量要求：具有一定厚度、且厚度均匀；掺杂浓度均匀并符合设计要求；位错、层错、麻坑、雾状、伤痕等缺陷尽量少；杂质分布满足要求。 6．常用隔离技术
①MOS IC：硅局部氧化隔离技术，浅槽隔离技术
②双极IC：pn结隔离技术(标准pn结隔离、对通隔离)，全介质隔离技术，介质-pn结混合隔离 7．CMOS工艺流程（习题3-8）
P或n型硅衬底材料―n阱、p阱生成―场氧氧化―生长栅氧、形成硅栅―生成p沟晶体管―生成n沟晶体管―引线孔刻蚀―生成金属互联―表面钝化―后工序加工―CMOS集成电路 8．光刻的目的
①选择掺杂②形成金属电极和布线③表面钝化 第四部分 一．名词术语 方块电阻：表征扩散层中掺入杂质总量的参数叫方块电阻。 二．主要知识点 1．CMOS中的寄生BJT效应（？） 寄生双极晶体管导通或衬底注入而产生寄生电流，导致电路性能退化。寄生基区宽度够大，同时p型衬底保持在负电位或零电位可有效防止这种寄生效应。 2．双极与CMOS IC比较
①制造工艺：工序和时间双极比CMOS多得多，缺陷多，成品率低。
②互连线：CMOS互连西线面积比双极小得多
③集成度：CMOS比双极高得多
④性能：CMOS功耗低，BJT IC速度快，功率高 第五部分 一．名词解释 有比电路：靠两个导通管的宽长比不同从而呈现的电阻不同来决定输出电压的，输出电平是两个管子分压的结果。 DRAM：动态随机存取存储器，最为常见的系统内存。
SoC：System on Chip的缩写，称为芯片级系统，意指它是一个产品，是一个有专用目标的集成电路，其中包含完整系统并有嵌入软件的全部内容。 二．主要知识点 1．几种IC设计方法比较
①全定制设计：可以实现最小芯片面积，最佳布线布局，最优功耗速度积。但需要大量人力物力，开发效率低，费用高。
②半定制设计：缩短了设计过程，使用了设计自动化，主要包括门阵列法，门海法，标准单元法和积木法。
③可编程逻辑设计：适用于整机和不太了解IC工艺的用户，但电路性能较差，成本高。
2．SoC概念及设计方法
概念：System On Chip，系统级芯片
设计方法：①确定系统设计要求，对系统进行分析描述，得到初步设计规格说明②根据系统描述，设计高层次算法模型，并进行测试验证和改进，直到满足要求③对系统进行软硬件划分，定义接口，平衡硬件功能，使系统代价最小，性能最优④软硬件协同仿真验证和性能评估⑤对于硬件进一步划分成数个宏单元，通过宏单元集成及相关验证，完成时序验证、功耗分析、物理设计和验证；同时进行嵌入式软件开发⑥进行系统集成，完成相关验证测试 第六部分 一．名词解释 EDA：(电子设计自动化)以大规模集成电路技术为设计载体，以硬件描述语言为系统逻辑设计的重要表达方法，以计算机、大规模集成电路的开发软件及开发系统为设计工具，通过设计工具自动完成，用软件的方法设计集成电路系统的技术。 CAD：(计算机辅助设计）利用计算机辅助进行电路原理图编辑、电路模拟仿真和物理版图的布图、功能验证。 IP套用：对系统的某些模块直接使用已有的IP来实现，不必设计所有模块。 二．主要知识点 1．常用EDA软件 Synopsys 、Cadence、Mentor、Graphics、Magma 2．协同设计含义（？）
设计早期进行软硬件集成和验证，包括软硬件划分、协同指标定义、协同分析、协同模拟、协同认证以及接口、综合等方面的软硬件。。。君，已阅读到文档的结尾了呢~~
CMOS集成电路制造工艺工艺,制造,CMOS,集成电路,制造工艺
扫扫二维码，随身浏览文档
手机或平板扫扫即可继续访问
CMOS集成电路制造工艺
举报该文档为侵权文档。
举报该文档含有违规或不良信息。
反馈该文档无法正常浏览。
举报该文档为重复文档。
推荐理由：
将文档分享至：
分享完整地址
文档地址：
粘贴到BBS或博客
flash地址：
支持嵌入FLASH地址的网站使用
html代码：
&embed src='/DocinViewer-4.swf' width='100%' height='600' type=application/x-shockwave-flash ALLOWFULLSCREEN='true' ALLOWSCRIPTACCESS='always'&&/embed&
450px*300px480px*400px650px*490px
支持嵌入HTML代码的网站使用
您的内容已经提交成功
您所提交的内容需要审核后才能发布，请您等待！
3秒自动关闭窗口N阱硅栅CMOS集成电路制造工艺流程_百度文库
两大类热门资源免费畅读
续费一年阅读会员，立省24元！
N阱硅栅CMOS集成电路制造工艺流程
&&N阱硅栅CMOS集成电路制造工艺流程
阅读已结束，下载文档到电脑
想免费下载本文？
定制HR最喜欢的简历
你可能喜欢