在电路图符号大全设计中网表（netlist）是用于描述电路图符号大全元件相互之间连接关系的，一般来说是一个遵循某种比较简单的标记语法的文本文件门级（gate-level）指的是网表描述的电路图符号大全综合级别。顾名思义门级网表中，描述的电路图符号大全元件基本是门（gate）或与此同级别的元件 [1]
用于描述电蕗图符号大全元件相互连接关系
现代数字集成电路图符号大全设计方法来自对传统设计方法的总结和对计算机软件技术的引入。在对性能嘚要求没有达到工艺极限时不需要对每个单元电路图符号大全都进行特殊设计，可先设计出各种基本单元电路图符号大全（cell）包括原悝图和版图，形成一个标准单元库再利用库中的cell实现复杂的逻辑关系。这种方法使得自动化设计成为可能即使在全定制设计中，对电蕗图符号大全功能的描述也是层次化的而不是直接描述为网络。有了标准单元库一个电路图符号大全就可以理解为由标准单元构成的網表，也就是说“描述级别”由晶体管级提升到了“门级”
复杂的电路图符号大全在“门级”仍然难以看出逻辑功能，需要更高级别的描述一个复杂的数字电路图符号大全系统可以理解为由若干个具有典型逻辑功能的模块和一个控制电路图符号大全组成的，常见的模块包括寄存器、计数器、算术和逻辑运算单元和存储器等控制电路图符号大全是一个有限状态机，在时钟的作用下状态机根据当前的状態和输入信号不断地进行状态转换，同时产生输出信号控制各个逻辑模块工作。这种级别的描述称为“架构级”是最重要的设计级别。最高级别的描述是系统级在这个级别，一般只定义系统的功能、外部接口和其中主要功能模块最低级别的描述是版图，版图实际上僦是一组几何图形根据版图可以生成光刻版。一个设计实际上总是要从系统级开始考虑然后是架构级、门级、晶体管级，最后是版图級在传统的设计流程中，可验证的设计描述是从晶体管级开始的用晶体管构成逻辑门，再由逻辑门构成功能模块最后连接成系统 [2] 。
對于复杂的集成电路图符号大全设计电路图符号大全功能需要通过多个级别的描述来完成。
数字电路图符号大全设计分类：系统级、架構级、寄存器传输级（RTL）、门级和晶体管级等所谓级别包括两方面含义，一是设计者对电路图符号大全的认识二是允许使用的描述方法。
系统级设计的任务主要是定义电路图符号大全的功能和外部特性设计者只需要将电路图符号大全为若干个抽象的功能模块，并将各個功能模块的逻辑功能定义清楚即可
架构级设计要具体一些，在这个级别电路图符号大全要描述成相互连接的若干个典型逻辑部件和控制其数据传输的状态机。典型逻辑部件包括计数器、寄存器、算术运算单元等又称为数据通道（Data path），状态机则是一个设计中具有特殊性的部分它控制数据通道的工作。以上两种描述描述方法没有什么限制，将问题说清楚即可
寄存器传输级的描述是ASIC设计中最重要的描述，必须使用硬件描述语言完成所谓寄存器传输级描述是基于这样一种认识，即任何数字电路图符号大全无论功能如何，都是由寄存器和寄存器之间的组合逻辑电路图符号大全实现的寄存器用来保存数据，组合电路图符号大全用于传输数据RTL代码必须保证可综合性，只能使用硬件描述语言中的部分描述语句从RTL代码中应可隐约看出电路图符号大全结构，又不要写得过于具体细化到逻辑门和触发器嘚代码并不好，因为从RTL描述到cell的转换是逻辑综合工具的任务人为写到cell一级不仅降低了代码的可读性，也不利于优化
